三维集成电路及其测试方法

摘要

构成三维集成电路的多个芯片分别具备一对连接部、测试信号生成电路、及测试结果判断电路。一对连接部电连接在多个芯片中相邻的芯片上。测试信号生成电路向一对连接部的一个送出测试信号。测试结果判断电路从一对连接部的另一个接收信号，基于该信号的状态检测该信号的传送路径的导通状态。在将多个芯片层叠之前，将一对连接部之间用导电体连接而形成串联连接，根据该串联连接的导通状态检测各连接部的导通状态。另一方面，在将多个芯片层叠后，通过将从1片芯片的测试信号生成电路送出的测试信号用别的芯片的测试结果判断电路接收，测试芯片间的连接部的导通状态。

主权项

一种芯片，是层叠而构成三维集成电路的多个芯片中的1片，其特征在于，具备：一对连接部，电连接在上述多个芯片中相邻的芯片上；测试信号生成电路，向上述一对连接部的一个送出测试信号；以及测试结果判断电路，从上述一对连接部的另一个接收信号，基于上述信号的状态检测上述信号的传送路径的导通状态。