| 发明名称 | 超高密度垂直与非记忆器件及其制造方法 | ||
| 摘要 | 披露了一种单片三维NAND串以及制造方法。所述串的通道（1）可以是垂直的或V形。该通道的芯填充有绝缘体。控制栅极（3）相对于中介电介质层凹入。电荷存储区域（9）以及阻挡块（7）形成于该凹入部中。屏蔽翼（12）可在控制栅极之后形成。 | ||
| 申请公布号 | CN102959693A | 申请公布日期 | 2013.03.06 |
| 申请号 | CN201180030053.2 | 申请日期 | 2011.06.30 |
| 申请人 | 桑迪士克科技股份有限公司 | 发明人 | J.奥斯梅尔;V.普拉亚斯;H.简;G.玛塔米斯;李耀升;J.凯;张渊;G.撒玛奇萨 |
| 分类号 | H01L21/336(2006.01)I;H01L21/8247(2006.01)I;H01L27/115(2006.01)I;H01L29/792(2006.01)I;H01L29/788(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 黄小临 |
| 主权项 | 一种制造单片三维NAND串的方法，其包括：在基板上形成第一材料和第二材料的交替层的堆叠，其中第一材料包括导电或半导体控制栅极材料，以及其中第二材料包括绝缘材料；蚀刻所述堆叠以在所述堆叠中形成至少一个开口；选择性地蚀刻第一材料以在第一材料中形成第一凹入部；在第一凹入部中形成阻挡电介质；在第一凹入部中所述阻挡电介质上方形成彼此分离的多个离散电荷储存段；在所述离散电荷储存段的暴露于所述至少一个开口中的侧壁上方形成穿隧电介质；以及在所述至少一个开口中形成半导体通道。 | ||
| 地址 | 美国得克萨斯州 | ||