发明名称 |
基于DIF的基-2并行FFT处理器及其处理方法 |
摘要 |
本发明公开了一种基于DIF的基-2并行FFT处理器及其处理方法,该处理器包括并行FFT输入运算器、旋转因子模块和FFT处理器;所述并行FFT输入运算器包括2M路并行的加减法器、以及用以实现时序同步的延时单元,其中M为非负整数;所述FFT处理器包括2M路并行的FFTIP核;2M路并行的加减法器与2M路并行的FFTIP核一一对应相连;每一路加减法器的输出序列与旋转因子模块中的相应旋转因子相乘后均输入给与自身对应相连的一路FFTIP核;所述延时单元设置在并行FFT输入运算器中的加减法器的输入端、或/和输出端。本发明所述的基于DIF的基-2并行FFT处理器将长序列分裂成短序列,并由多个FFTIP核并行实现短序列的FFT,线性提高了处理速度和系统吞吐量。 |
申请公布号 |
CN102955760A |
申请公布日期 |
2013.03.06 |
申请号 |
CN201110243249.1 |
申请日期 |
2011.08.23 |
申请人 |
上海华魏光纤传感技术有限公司 |
发明人 |
黄正 |
分类号 |
G06F17/14(2006.01)I |
主分类号 |
G06F17/14(2006.01)I |
代理机构 |
上海光华专利事务所 31219 |
代理人 |
李仪萍 |
主权项 |
一种基于DIF的基‑2并行FFT处理器,其特征在于:包括并行FFT输入运算器、旋转因子模块和FFT处理器;所述并行FFT输入运算器包括2M路并行的加减法器、以及用以实现时序同步的延时单元,其中M为非负整数;所述FFT处理器包括2M路并行的FFT IP核;2M路并行的加减法器与2M路并行的FFT IP核一一对应相连;每一路加减法器的输出序列与旋转因子模块中的相应旋转因子相乘后均输入给与自身对应相连的一路FFT IP核;所述延时单元设置在并行FFT输入运算器中的加减法器的输入端、或/和输出端。 |
地址 |
201711 上海市青浦区赵屯镇赵中路31弄2号云峰大楼701室B |