发明名称 擦除EEPROM器件的方法
摘要 本申请解决擦除EEPROM期间产生的FN隧穿擦除周期没有自限性的问题。现有方法通过采用监视算法来解决该问题。然而,这些算法使擦除过程时间变慢。本申请提供另一种方法来擦除EEPROM单元,该方法减少了对监视算法的需要。所述方法包括提高擦除栅处的电势并降低控制栅处的电势以引起穿过擦除栅的FN隧穿的初始步骤。采用随后的软编程步骤提高控制栅处的电势,使其足以引起穿过晶体管氧化物层的FN隧穿。还公开了一种特别适合这种方法的新结构。
申请公布号 CN101421795B 申请公布日期 2013.03.06
申请号 CN200780012832.3 申请日期 2007.04.05
申请人 美国亚德诺半导体公司 发明人 谢默斯·惠斯顿;丹尼斯·多伊尔;迈克·奥'谢伊;托马斯·劳勒
分类号 G11C16/14(2006.01)I;G11C16/16(2006.01)I 主分类号 G11C16/14(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 冯玉清
主权项 一种用于擦除EEPROM单元的方法,所述方法消除了对阈值电压监视的需要,所述EEPROM单元包括带有控制栅和擦除栅的浮栅晶体管,所述方法包括步骤:a)提高所述擦除栅处的电势并降低所述控制栅处的电势以引起穿过所述擦除栅的FN隧穿,以及随后b)提高所述控制栅处的电势,使其足以开始穿过所述晶体管的氧化物的FN隧穿;其中,所述浮栅晶体管包括:具有第一类型导电性的相对低掺杂的源区和漏区,所述源区和所述漏区由掺杂相反的阱中所设置的沟道隔开,部分地位于所述沟道的一部分上的浮栅,从所述漏区延伸到位于所述浮栅之下的沟道的具有所述第一类型导电性的相对低掺杂的区域,所述控制栅,设置在与所述阱邻近的相对高掺杂材料的具有第一类型导电性的第一区域中,所述擦除栅,设置在与所述阱邻近的相对高掺杂材料的具有第一类型导电性的第二区域中,氧化物材料层,将所述沟道、第一区域和第二区域与所述浮栅隔开,其中,所述控制栅通过所述第一区域并结合所述氧化物材料层与所述浮栅电容耦合,且所述擦除栅通过所述第二区域并结合所述氧化物材料层与所述浮栅电容耦合。
地址 美国马萨诸塞州