发明名称 |
处理架构 |
摘要 |
本发明提供了一种便携式通信装置的处理设备。该设备包括:处理单元;第一数字信号处理单元和第二数字信号处理单元;第一双端口存储单元,适于存储处理单元与第一数字信号处理单元之间共用的数据;以及第二双端口存储单元,适于存储处理单元与第二数字信号处理单元之间共用的数据。第一双端口存储单元适于在不使用处理单元的情况下存储第一数字信号处理单元和第二数字信号处理单元之间共用的数据。 |
申请公布号 |
CN101911049B |
申请公布日期 |
2013.03.06 |
申请号 |
CN200880124870.2 |
申请日期 |
2008.12.11 |
申请人 |
NXP股份有限公司 |
发明人 |
弗朗索瓦·尚塞尔;让-马克·格里莫 |
分类号 |
G06F15/78(2006.01)I;H04B7/26(2006.01)I;G06F1/32(2006.01)I |
主分类号 |
G06F15/78(2006.01)I |
代理机构 |
北京天昊联合知识产权代理有限公司 11112 |
代理人 |
陈源;张天舒 |
主权项 |
一种用于便携式通信装置的处理设备,包括:中央处理单元(CPU);第一数字信号处理单元(DSP1)和第二数字信号处理单元(DSP2);第一双端口存储单元(DPRAM1),其适于存储在中央处理单元与第一数字信号处理单元(DSP1)之间共用的数据;以及第二双端口存储单元(DPRAM2),其适于存储在中央处理单元与第二数字信号处理单元(DSP2)之间共用的数据,其中第一双端口存储单元(DPRAM1)适于在不使用中央处理单元(CPU)的情况下存储在第一数字信号处理单元(DSP1)与第二数字信号处理单元(DSP2)之间共用的数据;所述的处理设备,还包括:第一直接存取存储器控制器(DMA1)和第二直接存取存储器控制器(DMA2),其分别适于控制对第一双端口存储单元(DPRAM1)和第二双端口存储单元(DPRAM2)中存储的数据所提供的访问;连接到中央处理单元(CPU)的通信总线,其中第一双端口存储单元(DPRAM1)耦接到通信总线、第一直接存取存储器控制器(DMA1)、第一数字信号处理单元(DSP1)、和第二双端口存储单元(DPRAM2),以及其中第二双端口存储单元(DPRAM2)耦接到通信总线、第二直接存取存储器控制器(DMA2)、第二数字信号处理单元(DSP2)、和第一双端口存储单元(DPRAM1)。 |
地址 |
荷兰艾恩德霍芬 |