Speichersteuerung und dynamischer-wahlfreier-Zugriff-Speicher-Schnittstelle

摘要

Eine Speichersteuerung und eine dynamische Schnittstelle für einen Speicher mit wahlfreiem Zugriff (DRAM) sind offenbart. Die Speichersteuerung implementiert Signale für die DRAM-Schnittstelle. Die DRAM-Schnittstelle umfasst ein Differentialtaktsignal, einen unkalibrierten Parallelbefehlsbus und einen Hochgeschwindigkeit-Serialadressbus. Der Befehlsbus kann benutzt werden, um Kommunikation mit dem Speichergerät auf ein Einschalten hin zu initiieren und eine Kalibration des Adressbusses zu initiieren.