并行无数据辅助时钟恢复方法及其系统

摘要

本发明涉及一种并行无数据辅助时钟恢复方法及其系统，该方法包括步骤：将接收到的数据存储到RAM或FIFO中；在数据存储到RAM的同时，执行并行循环Gardner算法，从所述RAM中读取数据，进行时钟恢复；执行并行Gardner算法，从所述FIFO中读取数据，进行时钟恢复；输出最终时钟恢复数据。本发明的方法及其系统适用于无线突发通信系统中，能够满足高速大数据量的处理要求，并在突发通信模式下快速完成时钟恢复，可克服现有技术的不足。

主权项

一种并行无数据辅助时钟恢复方法，该方法包括步骤：S1.将接收到的数据存储到RAM或FIFO中；S2.在数据存储到RAM的同时，执行并行循环Gardner算法，从所述RAM中读取数据，进行时钟恢复；S3.执行并行Gardner算法，从所述FIFO中读取数据，进行时钟恢复；S4.输出最终时钟恢复数据；在步骤S1中，将前NR个符号数据存储到所述RAM中，从第NR+1个符号数据开始，将剩余符号数据存储到所述FIFO中；步骤S2进一步包括：S21.初始化并行循环Gardner算法的各参数，设定读取次数；S22.从所述RAM中读取数据；S23.内插输入控制；S24.插值运算；S25.内插输出控制及丢点处理；S26.m倍抽取，输出只包含零点及最佳采样点的数据；S27.计算时钟误差；S28.环路滤波；S29.内插控制；S210.若达到设定的读取次数，结束时钟恢复，否则，返回步骤S22；在步骤S22中，从所述RAM中正反相间读取数据，每次读取NP个符号数据作为一个数据组输出，同时标识发生正反转换的数据组，并记录正向或反向最后一个数据在所述标识的数据组中的位置；在步骤S23中，内插输入控制的方法为：接收从所述RAM中读取的数据，更新数据缓存区，然后输出NP路数据，每路数据包括NI 个符号，NI为参与插值运算的数据数；在步骤S24中，进行NP路并行插值运算，输出NP个插值后数据；在步骤S25中，内插输出控制的方法为：将NP个插值后的有效数据写入执行内插输出控制的单元的FIFO中，若所述执行内插输出控制的单元的FIFO中写入的有效数据长度大于等于NP，则并行输出NP个数据，否则不输出数据，所述丢点处理在正反转换处完成；在步骤S27中，采用并行算法同时计算多路误差，输出多路误差的和；在步骤S29中，根据上一个数据组插值后数据是否跳点、以及本数据组是否发生正反转换来计算内插控制参数，并标识每一路插值计算数据是否有效；步骤S3进一步包括步骤：S31.初始化并行Gardner算法的各参数；S32.从所述FIFO中读取数据；S33.内插输入控制；S34.插值运算；S35.内插输出控制；S36.m倍抽取，输出只包含零点及最佳采样点的数据；S37.计算时钟误差；S38.环路滤波；S39.内插控制；S310.若FIFO为空，则时钟恢复结束，否则，返回步骤S32；在步骤S32中，从所述FIFO中按顺序读取数据，每次读取NP个符号数据作为一个数据组输出，直至所述FIFO为空；在步骤S33中，内插输入控制的方法为：接收从所述FIFO中读取的数据，更新数据缓存区，然后输出NP路数据，每路数据包括NI个符号，NI为参与插值运算的数据数；在步骤S34中，进行NP路并行插值运算，输出NP个插值后数据；在步骤S35中，内插输出控制的方法为：将所述NP个插值后有效数据写入执行内插输出控制的单元的FIFO中，若所述执行内插输出控制的单元的FIFO中写入的有效数据长度大于等于NP，则并行输出NP个数据，否则不输出数据；在步骤S37中，采用并行算法同时计算多路误差，输出多路误差的和；在步骤S39中，根据上一个数据组插值后数据是否跳点计算内插控制参数，并标识每一路插值计算数据是否为有效。