发明名称 |
一种沟槽栅型IGBT芯片制作方法 |
摘要 |
本发明公开了一种沟槽栅型IGBT芯片制作方法,选取两块N型半导体衬底,将其中第一块进行氧化或沉积,在衬底的硅表面形成包括氧化硅或氮氧化物在内的绝缘材料;对衬底表面的绝缘材料进行光刻与刻蚀,形成介质埋层;对第二块N型半导体衬底进行光刻与刻蚀,形成与介质埋层凹凸面相吻合的图形;将介质埋层与图形进行凹凸面对接,在高温下将两块衬底键合成一块;根据耐压要求和加工余量,分别对两块衬底进行减薄处理,将介质埋层控制在设计深度,形成芯片制作中间体;完成沟槽栅型IGBT芯片的制作过程。本发明降低了芯片的导通压降,优化了与关断损耗的折中关系,实现了更低的功耗,从而提高了IGBT芯片的功率密度、工作结温和可靠性。 |
申请公布号 |
CN102945804A |
申请公布日期 |
2013.02.27 |
申请号 |
CN201210520702.3 |
申请日期 |
2012.12.07 |
申请人 |
株洲南车时代电气股份有限公司 |
发明人 |
刘国友;覃荣震;黄建伟 |
分类号 |
H01L21/331(2006.01)I |
主分类号 |
H01L21/331(2006.01)I |
代理机构 |
湖南兆弘专利事务所 43008 |
代理人 |
赵洪 |
主权项 |
一种沟槽栅型IGBT芯片制作方法,其特征在于,所述方法包括以下步骤:S10:选取两块N型半导体衬底;S20:将其中的第一块N型半导体衬底进行氧化或沉积,在N型半导体衬底的硅表面形成包括氧化硅或氮氧化物在内的绝缘材料;S30:对N型半导体衬底表面的包括氧化硅或氮氧化物在内的绝缘材料进行光刻与刻蚀,形成介质埋层(21);S40:对第二块N型半导体衬底进行光刻与刻蚀,形成与步骤S30中介质埋层(21)凹凸面相吻合的图形;S50:将在步骤S30中由N型半导体衬底形成的介质埋层(21)与步骤S40中形成的图形进行凹凸面对接,在450℃~1150℃温度下将两块N型半导体衬底直接键合成一块;S60:根据耐压所要求的范围和加工余量,分别对两块经过处理的N型半导体衬底进行减薄处理,在减薄处理的过程中将介质埋层(21)控制在设计的深度,形成芯片制作中间体;S70:完成沟槽栅型IGBT芯片的制作过程。 |
地址 |
412001 湖南省株洲市石峰区田心时代路169号 |