发明名称 基于ARM和FPGA架构的固定翼无人机自动驾驶仪
摘要 本实用新型涉及一种基于ARM和FPGA架构的固定翼无人机自动驾驶仪,属于嵌入式控制、无人机技术领域。本实用新型采用双处理器结构,主处理器负责控制计算,协处理器负责信号采集和输出,将协处理器设计作为主处理器的外设,主处理器可以按操作自身存储空间的方式对协处理器进行操作,减少了两个处理器之间因为交换数据而产生的额外工作量,分工明确,系统响应速度快;并采用顶层模块加若干底层模块的设计思想,层次分明,并且在A/D模块的读取中采取状态机的方法进行,工作效率更高。
申请公布号 CN202758242U 申请公布日期 2013.02.27
申请号 CN201220449691.X 申请日期 2012.09.05
申请人 北京理工大学 发明人 耿庆波;刘浪华;费庆;田培岗;王晓平
分类号 G05D1/10(2006.01)I 主分类号 G05D1/10(2006.01)I
代理机构 代理人
主权项 基于ARM和FPGA架构的固定翼无人机自动驾驶仪,其特征在于:包括处理器模块,FLASH模块,SDRAM模块,FPGA配置模块,传感器模块,A/D转换模块,舵机控制信号输出模块,遥控接收机模块,数传电台模块,GPS接收机模块,串口可扩展模块,复位电路模块,系统供电模块;其中,处理器模块基于ARM和FPGA架构,包括主处理器ARM与协处理器FPGA;传感器模块包括三轴角速率陀螺、三轴加速度计、动压传感器、静压传感器;主处理器包括串口通信模块、控制导航模块、解姿态解算模块、遥控量接收模块、传感器读取模块和控制量输出模块;串口通信模块和传感器读取模块的输出分别连接至控制导航模块和姿态解算模块,姿态解算模块的输出与控制导航模块相连,控制导航模块和遥控量接收模块的输出分别与控制量输出模块相连;协处理器作为主处理器的外设,主处理器按操作自身存储空间的方式对协处理器进行操作;主处理器和协处理器通过数据线和地址线连接,数据线设计为8根,数据以字节的形式传送;与协处理器连接的每一个传感器分配一个独立固定的地址空间,主处理器通过地址线直接对特定地址进行读写,实现对该地址相对应的传感器进行操作,传感器读取的数据直接通过数据线传递到主处理器,实现了双处理器之间的数据交换;协处理器包括顶层模块、A/D读取模块、毛刺去除模块、接收机读取模块、气压传感器读取模块和PWM信号输出模块;顶层模块分别与A/D读取模块、接收机读取模块、气压传感器读取模块和PWM信号输出模块相连接,毛刺去除模块与接收机读取模块连接;顶层模块与主处理器进行数据交换,通过识别主处理器地址线上发过来的地址,判断操作指令并对A/D读取模块、接收机读取模块、气压传感器读取模块或PWM信号输出模块进行相应的操作,将获得的数据传回给主处理器;A/D读取模块通过模拟SPI接口与A/D转换器相连,实现数据输入和输出的控制;接收机读取模块采集手控接收机的PWM信号,毛刺去除模块与遥控接收机的各个输入通道相连,对接收机的输入信号进行去噪处理,避免噪声信号对自驾仪的干扰;气压传感器模块与动压、静压传感器通过模拟的SPI接口相连;PWM信号输出模块与舵机控制输出模块相连,接收从顶层模块传过来的PWM信号,经过处理之后输出到舵机控制输出模块;传感器模块包括三轴角速率陀螺、三轴加速度计、动压传感器、静压传感器;各部分输出与A/D转换模块相连;动压传感器用来测量无人机飞行中的动压,静压传感器用来测量无人机的静压,二者为数字传感器,通过模拟的SPI接口与协处理器FPGA连接;A/D转换模块完成三轴角速率陀螺、三轴加速度计及系统输入的飞控电压的模数转换,通过模拟SPI接口与FPGA连接;舵机控制输出模块与FPGA连接,对FPGA输出的舵机控制PWM信号进行放大,并输出到无人机的各个舵机上;遥控接收机模块接收外围的RC接收机的PWM控制信号,与FPGA相连;数传电台模块通过串口通信协议与主处理器相连,完成自驾仪与地面站之间的数据交换;GPS接收机模块通过串口通信协议与主处理器连接,实时接收GPS信息并传送给自驾仪;系统供电模块对外围的直流供电电压进行分类转换;系统各组成的连接关系为:数传电台模块、GPS接收机模块和串口扩展模块分别连接至主处理器的串口通信模块;主处理器的遥控量接收模块、传感器读取模块和控制量输出模块分别与协处理器的顶层模块相连;FLASH模块、SDRAM模块分别与主处理器扩展接口相连;FPGA配置模块与协处理器的配置接口相连;复位电路模块分别连接到ARM和FPGA的复位引脚;系统供电模块分别为ARM、FPGA、A/D转换模块提供合适的工作电压。
地址 100081 北京市海淀区中关村南大街5号