一种提高实时视频采集EMIF接口速度的方法

摘要

本发明提出一种提高实时视频采集EMIF接口速度的方法，本方法由核心处理器DM642、FPGA、CCD采集模块和三个SDRAM存储器件SDRAM1组成，外部存储器接口的信号引脚分别连接SDRAM1的引脚，CE0引脚连接SDRAM1的/CS引脚，FPGA输控制存储器信号引脚分别连接SDRAM2的输出中断信号引脚，CCD采集模块的行、场、点同步信号H、V、P及CCD数据引脚连接到FPGA。采用本发明通过FPGA交替选通DSP与两块SDRAM之间的数据总线实现图像数据的双缓存乒乓操作，并通过FPGA产生写控制信号将CCD数据直接写入两块SDRAM。完成了高清晰图像的实时采集任务，有效提高了EMIF总线数据交换速度。

主权项

一种提高实时视频采集EMIF接口速度的方法，该方法利用两块SDRAM进行乒乓操作作为图像数据缓冲来提高DSP的EMIF接口数据采集速度，以满足视频实时采集要求，其特征在于：由一个系统核心处理器DM642(1)、一个FPGA(2)、一个CCD采集模块(4)和三个SDRAM——一个主存储器件SDRAM1(3)、和两个辅助存储器件SDRAM2(5)、SDRAM3(6)，所述DM642(1)外部存储器接口的SDWE、Eclkout2、SDCAS、SDRAS、EA[17:3]、ED[31:0]和BE[3:0]信号引脚分别连接SDRAM1(3)的WE、CKE、CAS、RAS、A、D和DQM引脚，CE0引脚连接SDRAM1(3)的/CS引脚，同时SDWE、Eclkout2、SDCAS、SDRAS、EA[17:3]、ED[31:0]、BE[3:0]及CE2信号输入FPGA(2)；并将FPGA(2)输出控制存储器信号引脚分别连接SDRAM2(5)的A、DQM、D、WE、CKE、CAS、RAS、和/CS以及SDRAM3(6)的A、DQM、D、WE、CKE、CAS、RAS、和/CS；FPGA(2)输出中断信号引脚连接DM642(1)的外部中断信号引脚INT4；CCD采集模块(4)的行、场、点同步信号H、V、P及CCD数据引脚CCD_Data[7:0]连接到FPGA(2)。