抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法

摘要

本发明公开了一种抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括：衬底、埋氧层、半导体体区、栅区、源区和漏区、栅侧墙、轻掺杂漏LDD区以及防泄漏区；防泄漏区凹陷在埋氧层内，并且位于半导体体区之下。本发明光刻SOI器件的埋氧层形成凹陷区，外延生长半导体材料并对其分区域进行掺杂，形成防泄漏区，位于中间的第二部分为重掺杂区，不易被辐射在埋氧形成的带正电的陷阱电荷反型，可以有效地抑制辐射引起的SOI器件的背栅泄漏电流，增加了SOI器件在辐射环境下的可靠性。本发明只需要在常规SOI器件的制备过程中引入光刻、外延及离子注入掺杂等常规工艺方法，因此，工艺流程简单且与现有的工艺技术兼容。

主权项

一种抑制辐射引起的背栅泄漏电流的SOI器件，所述包括：衬底（1）、埋氧层（2）、半导体体区（3）、栅区（5）、源区和漏区（6）、栅侧墙（7）和轻掺杂漏LDD区（8）；其中，埋氧层（2）位于衬底（1）之上，半导体体区（3）及源区和漏区6位于埋氧层（2）之上，并且半导体体区（3）位于源区和漏区（6）之间，LDD区（8）位于半导体体区（3）的两侧顶端，栅区（5）位于半导体体区（3）之上，两个栅侧墙（7）分别位于栅区（5）的两侧并在LDD区（8）之上，其特征在于，所述SOI器件进一步包括防泄漏区，所述防泄漏区凹陷在埋氧层（2）内，并且位于半导体体区（3）之下。