一种在芯片高速测试中配置参数的装置及其方法

摘要

本发明提供一种在芯片高速测试中配置参数的装置，包括复数个芯片内部工作电路，各芯片内部工作电路的输入端均对应连接有一分频电路；各分频电路的输入端均对应连接有一分频电路配置寄存器，各分频电路配置寄存器之间相互连接；PLL配置寄存器与各分频电路配置寄存器中的首部的分频电路配置寄存器连接；PLL锁相环电路与PLL配置寄存器连接；时钟输入引脚分别与PLL配置寄存器、各分频电路配置寄存器相连接；扫描数据流输入引脚与PLL配置寄存器连接；扫描开关引脚分别与PLL配置寄存器、各分频电路配置寄存器相连接。本发明还提供了一种在芯片高速测试中配置参数的方法，本发明不需要建立多个芯片内部测试档位电路,节省电路成本。

主权项

一种在芯片高速测试中配置参数的装置，其特征在于：包括复数个待测的芯片内部工作电路，所述各芯片内部工作电路为工作于不同频率的工作电路，是要测试的目标电路；所述各芯片内部工作电路的输入端均对应连接有一分频电路；所述各分频电路的输入端均对应连接有一分频电路配置寄存器，所述各分频电路配置寄存器之间相互连接；PLL配置寄存器，与所述各分频电路配置寄存器中的首部的分频电路配置寄存器连接；PLL锁相环电路，与所述PLL配置寄存器连接，且将输入的时钟频率进行锁定后，给所述各分频电路供给锁定后的时钟频率；扫描时钟输入引脚，分别与所述PLL配置寄存器、各分频电路配置寄存器相连接，给所述分频电路配置寄存器和PLL配置寄存器输入时钟频率；扫描数据流输入引脚，与所述PLL配置寄存器连接，给PLL配置寄存器输入扫描数据；以及扫描开关引脚，分别与所述PLL配置寄存器、各分频电路配置寄存器相连接，用于控制是否开始对各芯片内部工作电路进行测试。