发明名称 |
掩模及使用该掩模形成半导体器件的方法 |
摘要 |
本发明公开一种掩模及使用该掩模形成半导体器件的方法,所述掩模形成有第一列中的第一触点图案以及第二列中的第二触点图案。每个第一列形成在相邻第二列之间。每个第一列中的第一触点图案与其它第一列中的第一触点图案对准。每个第二列中的第二触点图案与其它第二列中的第二触点图案对准。每个第一列中的第一触点图案与第二列中的第二触点图案不对准。使用该掩模执行图案化,以确保触点图案的尺寸并且改善制造半导体器件时的工序裕量。 |
申请公布号 |
CN101424875B |
申请公布日期 |
2013.02.13 |
申请号 |
CN200810132386.6 |
申请日期 |
2008.07.16 |
申请人 |
海力士半导体有限公司 |
发明人 |
文载寅 |
分类号 |
G03F1/38(2012.01)I;H01L21/027(2006.01)I;H01L21/00(2006.01)I |
主分类号 |
G03F1/38(2012.01)I |
代理机构 |
北京天昊联合知识产权代理有限公司 11112 |
代理人 |
顾红霞;何胜勇 |
主权项 |
一种用于制造半导体器件的掩模,所述掩模包括第一触点图案以及第二触点图案,所述第一触点图案形成在第一列中并且所述第二触点图案形成在第二列中,每个第一列形成在相邻第二列之间,其中,每个第一列中的第一触点图案与其它第一列中的第一触点图案排列成直线,每个第二列中的第二触点图案与其它第二列中的第二触点图案排列成直线,每个第一列中的第一触点图案的中央区域与第二列中的第二触点图案的中央区域不排列成直线,并且所述第一触点图案的一部分与所述第二触点图案的一部分对准,每个第一触点图案包括多个对准的第一散射空间图案,每个第二触点图案包括多个对准的第二散射空间图案,并且在每个第一触点图案和第二触点图案中相邻的散射空间图案之间的间隔小于通过光刻工序形成图案的最小线宽。 |
地址 |
韩国京畿道 |