应用于网络处理器中的DDR3存储器的控制器

摘要

本发明涉及一种应用于网络处理器中的DDR3存储器的控制器，属于控制器技术领域，该控制器包括并行总线接口模块、缓存模块和DDR3存储器接口模块。并行总线接口模块包括至少两路并行的总线接口，每一路总线接口均包括总线接口单元和功能操作单元；缓存模块包括与并行的总线接口数量相同的一级缓存和一个二级缓存；缓存模块通过DDR3存储器接口模块连接DDR3存储器，DDR3存储器接口模块在实现隐藏bank激活和预充电延时的基础上，进一步隐藏了刷新延时。从而整体上大幅度提高了DDR3存储器的访存效率，能够满足网络处理器的要求，且本发明的应用于网络处理器中的DDR3存储器的控制器的结构简单，成本低廉，应用范围较为广泛。

主权项

一种应用于网络处理器中的DDR3存储器的控制器，其特征在于，所述的控制器包括并行总线接口模块、缓存模块和DDR3存储器接口模块，所述的并行总线接口模块包括至少两路并行的总线接口，每一路总线接口均包括总线接口单元和与所述的总线接口单元相连的功能操作单元，所述的总线接口单元用以从总线获得与DDR3存储器访存相关的命令，所述的功能操作单元用以执行所述的访存相关的命令，所述的各功能操作单元均分别连接所述的缓存模块，所述的缓存模块通过所述的DDR3存储器接口模块连接DDR3存储器。