| 发明名称 | 具有SOI衬底的半导体装置及其制造方法 | ||
| 摘要 | 一种半导体装置，包括：SOI衬底(1)；具有布置在SOI衬底(1)的活性层(3)中的第一和第二杂质层(5，6，71，77，81，88)的半导体元件(5，6，71，77，81，88)，其中第二杂质层(6，71，81)围绕第一杂质层(5，77，88)；和布置在活性层(3)中邻近SOI衬底(1)的嵌入绝缘薄膜(4)的部分中的多个第一和第二导电型区域(10，11)。第一和第二导电型区域(10，11)交替地布置。第一和第二导电型区域(10，11)具有对应于半导体元件(5，6，71，77，81，88)的布局。 | ||
| 申请公布号 | CN102034876B | 申请公布日期 | 2013.02.13 |
| 申请号 | CN201010503591.6 | 申请日期 | 2010.09.30 |
| 申请人 | 株式会社电装 | 发明人 | 芦田洋一;户仓规仁;高桥茂树;中山喜明;白木聪;千田厚慈 |
| 分类号 | H01L29/861(2006.01)I;H01L29/06(2006.01)I;H01L21/329(2006.01)I | 主分类号 | H01L29/861(2006.01)I |
| 代理机构 | 永新专利商标代理有限公司 72002 | 代理人 | 王琼 |
| 主权项 | 一种半导体装置，包括：SOI衬底(1)，具有支撑衬底(2)、嵌入绝缘薄膜(4)和活性层(3)，且它们按照该顺序堆叠，其中活性层(3)是由具有第一导电型的硅制成的；具有布置在活性层(3)的表面部分中的第一杂质层(5，77，88)和第二杂质层(6，71，81)的半导体元件(5，6，71，77，81，88)，其中第二杂质层(6，71，81)围绕第一杂质层(5，77，88)，这样第一杂质层(5，77，88)和第二杂质层(6，71，81)就具有第一布局；布置在活性层(3)中并且由元件分离结构(20)围绕的元件分离区域；和布置在元件分离区域中的多个第一导电型区域(11)和多个第二导电型区域(10)，其中第一导电型区域(11)和第二导电型区域(10)布置在活性层(3)中邻近嵌入绝缘薄膜(4)的部分中，并且交替地布置在第一杂质层(5，77，88)和第二杂质层(6，71，81)之间，其中第一导电型区域(11)和第二导电型区域(10)具有对应于半导体元件(5，6，71，77，81，88)的第二布局，以及其中第一导电型区域(11)具有高于活性层(3)的杂质浓度。 | ||
| 地址 | 日本爱知县 | ||