发明名称 二阶重排多项式交织器地址产生装置与方法
摘要 一种二阶重排多项式交织器地址产生装置与方法,该地址产生装置包含一基础递归单元、以及表示为第一至第L递归单元的L个递归单元,L是大于1的整数。此装置根据QPP函数∏(i)=(f1i+f2i2)mod k,输入数个可配置参数,并藉由此基础递归单元依序产生出多个交织器地址,藉由此第一至第L递归单元平行产生出L组相对应的交织器地址,其中,∏(i)是此装置产生的第i个交织器地址,f1与f2是QPP系数,k是一输入序列的信息区块长度,0≤i≤k-1。
申请公布号 CN102025380B 申请公布日期 2013.02.13
申请号 CN200910176899.1 申请日期 2009.09.23
申请人 财团法人工业技术研究院 发明人 李顺吉;王忠炫;沈文和
分类号 H03M13/27(2006.01)I;H03M13/29(2006.01)I 主分类号 H03M13/27(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 陈小雯
主权项 一种二阶重排多项式交织器地址产生装置,该装置包含:一基础递归单元;以及L个递归单元,表示为第一至第L递归单元,L≥2;该装置根据一二阶重排多项式QPP函数∏(i)=(f1i+f2i2)mod k,输入多个可配置参数,并藉由该基础递归单元依序产生出多个交织器地址,藉由该第一至第L递归单元平行产生出L组相对应的交织器地址,其中,该基础递归单元与该第j递归单元于每一次产生交织器地址时,也分别输出至该第一递归单元与该第j+1递归单元,∏(i)是该装置产生的第i个交织器地址,f1与f2是二阶重排多项式QPP系数,k是一输入序列的信息区块长度,0≤i≤k‑1,1≤j≤L‑1,mod是模数运算。
地址 中国台湾新竹县