灰化后侧壁修复

摘要

本发明描述了降低存在于集成电路的两个导电组件之间的有效介电常数的方法。所述方法涉及使用气相蚀刻，所述气相蚀刻对于低K电介质层的富氧部分是选择性的。当所述蚀刻工艺穿过相对高K富氧部分到达低K部分时，蚀刻速率减弱。因为所述气相蚀刻工艺不容易移除所需的低K部分，所以很容易时间控制所述蚀刻工艺。

主权项

一种降低低K电介质材料的有效介电常数的方法，所述低K电介质材料在图案化基底上的两个沟槽之间，所述图案化基底在基底处理区域中，其中所述低K电介质材料构成所述两个沟槽的壁，所述方法包括：将所述图案化基底转移到所述基底处理区域中；和对所述图案化基底进行气相蚀刻，以通过从所述低K电介质材料移除外部电介质层，降低所述低K电介质材料的平均介电常数。