发明名称 |
外延缺陷分析结构及制造方法和外延缺陷的分析方法 |
摘要 |
本发明提供一种外延缺陷分析结构,包括:半导体衬底,半导体衬底的一部分表面形成有外延生长区域,暴露出阻挡层保护区域保护的半导体衬底的另一部分表面;外延层,形成于外延生长区域上。本发明还提供一种外延缺陷分析结构的制造方法。本发明又提供一种外延缺陷的分析方法,对外延缺陷分析结构中的阻挡层保护区域所保护的半导体衬底和外延生长区域中形成的外延层进行缺陷相关性分析对比,判断形成外延层中的外延缺陷来自于外延工艺、外延前半导体制造工艺、还是半导体衬底,避免进行缺陷相关性分析对比时,形成有外延的半导体衬底与未做外延的半导体衬底不是同一半导体衬底,导致在材料选取和外延加工过程中所选取样品存在不完全一致的问题。 |
申请公布号 |
CN102931118A |
申请公布日期 |
2013.02.13 |
申请号 |
CN201210496525.X |
申请日期 |
2012.11.27 |
申请人 |
杭州士兰集成电路有限公司;成都士兰半导体制造有限公司 |
发明人 |
杨彦涛;赵仲镛;蒋敏;蒋墨染;谢波 |
分类号 |
H01L21/66(2006.01)I;H01L21/02(2006.01)I;H01L23/544(2006.01)I |
主分类号 |
H01L21/66(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
郑玮 |
主权项 |
一种外延缺陷分析结构,包括:一半导体衬底,所述半导体衬底的一部分表面形成有一外延生长区域,暴露出一阻挡层保护区域保护的所述半导体衬底的另一部分表面;一外延层,形成于所述外延生长区域上。 |
地址 |
310018 浙江省杭州市杭州(下沙)经济技术开发区东区10号路308号 |