发明名称 一种基于CPLD的有源PFC控制电路
摘要 本实用新型公开了一种基于CPLD的有源PFC控制电路,包括CPLD、单片机、AD转换电路、时钟源和用于对BOOST型PFC电路拓扑结构中的电感进行电流采样的电流采样电路,所述CPLD包括第一缓冲寄存器、第二缓冲寄存器、周期寄存器、第一数值比较器、第二数值比较器、电流基准寄存器、PWM模块和AD转换逻辑控制器,所述时钟源接入CPLD的时钟信号输入端,AD转换电路与AD转换逻辑控制器相连;所述电流采样电路与AD转换电路相连;第一、第二数值比较器结合控制PWM模块输出的PWM脉冲宽度,再由该PWM脉冲控制BOOST型PFC电路拓扑结构的IGBT通断,使BOOST型PFC电路拓扑结构的实际电感电流跟随电感电流参考值变化。本实用新型对外部CPU的要求很低,同时保证输入电流的谐波失真度很小,控制的鲁棒性好。
申请公布号 CN202737736U 申请公布日期 2013.02.13
申请号 CN201220410369.6 申请日期 2012.08.17
申请人 佛山市柏克新能科技股份有限公司 发明人 黄敏;潘世高
分类号 H02M1/42(2007.01)I 主分类号 H02M1/42(2007.01)I
代理机构 代理人
主权项 一种基于CPLD的有源PFC控制电路,其特征在于:包括CPLD、单片机、AD转换电路、时钟源和用于对BOOST型PFC电路拓扑结构中的电感进行电流采样的电流采样电路,所述CPLD包括第一缓冲寄存器、第二缓冲寄存器、周期寄存器、第一数值比较器、第二数值比较器、电流基准寄存器、可产生三角波基准的PWM模块和用于控制所述AD转换电路进行AD转换并存储AD转换结果的AD转换逻辑控制器,所述第一缓冲寄存器依次与周期寄存器、第一数值比较器PWM模块相连,所述第二缓冲寄存器依次与电流基准寄存器、第二数值比较器、AD转换逻辑控制器相连,所述单片机具有相应数据通讯接口分别与第一、第二缓冲寄存器相连,该单片机还具有用于对BOOST型PFC电路拓扑结构的直流总线电压输出进行采样的采样输入端,所述时钟源接入CPLD的时钟信号输入端,所述AD转换电路与所述AD转换逻辑控制器相连;所述电流采样电路与AD转换电路相连;所述PWM模块为时钟源计数器,在每个所述时钟源的上跳沿,PWM模块中的计数值加1,单片机输出控制PWM模块的输出周期的周期信号经第一缓冲寄存器存入周期寄存器,同时将周期寄存器的值与PWM模块中的计数值在第一数值比较器中进行比较,第一数值比较器输出复位控制信号至PWM模块,使PWM模块复位计数或按单片机的周期信号输出高电平或低电平;所述电流采样电路获得电感电流后经AD转换电路转换,进入AD逻辑控制电路中存储,所述单片机根据采样输入端的采样信号计算得出电感电流参考值作为电流基准,经第二缓冲寄存器存入电流基准寄存器,同时第二数值比较器读取AD转换逻辑控制器的AD转换结果与电流基准寄存器的电感电流参考值进行比较,第二数值比较器输出低电平控制信号至PWM模块,第一、第二数值比较器结合控制PWM模块输出的PWM脉冲宽度,再由该PWM脉冲控制BOOST型PFC电路拓扑结构的IGBT通断,使BOOST型PFC电路拓扑结构的实际电感电流跟随电感电流参考值变化。
地址 528000 广东省佛山市禅城区张槎一路117号二座2号楼五层