| 发明名称 | 一种半导体结构 | ||
| 摘要 | 本实用新型提供了一种半导体结构，包括，位于有源区上的至少两个相邻的栅堆叠或伪栅堆叠、源极侧侧墙以及漏极侧侧墙，其中：所述源极侧侧墙和漏极侧侧墙位于所述栅堆叠或伪栅堆叠的侧壁，其特征在于：对于每个所述栅堆叠或伪栅堆叠，所述源极侧侧墙的厚度小于所述漏极侧侧墙的厚度；在所述源极侧侧墙和漏极侧侧墙以及所述栅堆叠或伪栅堆叠暴露的有源区的上表面存在接触层，所述接触层为CoSi2、NiSi或者Ni(Pt)Si2-y中的一种或其组合，且所述接触层的厚度小于10nm。利于降低源极延伸区的接触电阻，同时还可以降低栅极和漏极延伸区之间的寄生电容。 | ||
| 申请公布号 | CN202721108U | 申请公布日期 | 2013.02.06 |
| 申请号 | CN201190000063.7 | 申请日期 | 2011.04.18 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 尹海洲;骆志炯;朱慧珑 |
| 分类号 | H01L21/336(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人 | 朱海波 |
| 主权项 | 一种半导体结构，该半导体结构包括，位于有源区上的至少两个相邻的栅堆叠或伪栅堆叠、源极侧侧墙(240a)以及漏极侧侧墙(240b)，其中：所述源极侧侧墙(240a)和漏极侧侧墙(240b)位于所述栅堆叠或伪栅堆叠的侧壁，其特征在于：对于每个所述栅堆叠或伪栅堆叠，所述源极侧侧墙(240a)的厚度小于所述漏极侧侧墙(240b)的厚度；在所述源极侧侧墙(240a)和漏极侧侧墙(240b)以及所述栅堆叠或伪栅堆叠暴露的有源区的上表面存在接触层(112)，所述接触层(112)为CoSi2、NiSi或者Ni(Pt)Si2‑y中的一种或其组合，且所述接触层(112)的厚度小于10nm。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||