高速电流模式逻辑到互补金属氧化物半导体信号转换电路

摘要

本发明公开了一种高速电流模式逻辑到互补金属氧化物半导体信号转换电路，包括：第一差分单元，第二差分单元和输出单元，其中，设有一电阻与第一反相器并联。第一差分管M1和第二差分管M2为NMOS管，第三差分管M3和第四差分管M4为PMOS管。本发明提供的CML到CMOS转换电路较传统电路将延时时间从64ps提高到了34ps，提高了将近一倍，这样为高速并转串电路提供了更多的时钟延时冗余度。

主权项

一种高速电流模式逻辑到互补金属氧化物半导体信号转换电路，包括：第一差分单元，第二差分单元和输出单元，所述第一差分单元包括第一差分管M1、第二差分管M2，所述第二差分单元包括第三差分管M3、第四差分管M4，所述输出单元由第一反相器和第二反相器串接而成，所述第一差分管M1、所述第二差分管M2的栅极之间接收输入电压，所述第一差分管M1的源极或者漏极与所述第二差分管M2的源极或者漏极连接，所述第一差分管M1的源极或者漏极与所述第三差分管M3的源极或者漏极连接，所述第二差分管M2的源极或者漏极与所述第四差分管M4的源极或者漏极连接，所述第三差分管M3和所述第四差分管M4的栅极对接，所述第三差分管的栅极和其源极或者漏极连通，所述第一反相器的输入端与所述第二差分管M2的源极或者漏极连接，所述第三差分管M3的源极或者漏极、所述第四差分管M4的源极或者漏极与电源电压连接，其特征在于，设有一电阻与所述第一反相器并联。