| 主权项 |
1﹒一种除法器,适用于对以二进位形式信号的被除数及除数施以除法演算,上述除法器包括:多数演算装置,依序耦合成一序列,且各只有第一输入端及第二输入端,分别用以由上述被除数及除数的最高有效位元依序输入至最低有效位元,而上述被除数的各位元系分别输入至上述演算装置的第一输入端,且上述被除数的各位元系分别输入至上述演算装置的第二输入端,又上述演算装置系分别将由上述第一输入端输入的数値减去由上述第二输入端输入之除数的数値,并输出其演算结果的余数;以及多数取绝对値装置及一取商数値装置,依序耦合成一序列,且分别与由上述输入有被除数及除数之最高有效位元的演算装置依序耦合,而上述取商数値装置系耦合至上述输入有最低有效位元的演算装置,分别用以接收上述演算装置之演算结果的余数,同时上述取绝对値装置及取商数値装置分别耦合至输入有次高有效位元之演算装置的第一输入端;当上述输入有最高有效位元之演算装置之演算结果的余数为正数,则由与其耦合的取绝对値装置发出正旗标信号依序传送至上述取商数値装置,此时上述取绝对値装置及取商数装置分别将上述演算装置之演算结果的余数输入至输入有次高有效位元之演算装置的第一辙入端,俾与分别由上述演算装置的第二输入端输入的除数再作减法演算;当上述输入有最高有效位元之演算装置之演算结果的余数为负数,则由与其耦合的取绝对値装置发出负旗标信号依序傅送至上述取商数値装置,此时上述取绝对値装置及取商数値装置分别将上述演算装置之演算结果的余数取负数,而使上述整个余数形成正数,进而分别输入至输入有次高有效位元之演算装置的第一输入端,俾与分别由上述演算装置的第二输入端输入的除数再作减法演算;当上述输入有最高有效位元之演算装置之演算结果的余数为零,则依序以不为零之次一低有效位元之演算装置之演算结果之余数的正、负号为正、负旗标,并施行上述正、负旗标的相同的作动,若余数均为零,则表示整除;以及当演算后的旗标为正时,且若上一次演算后的旗标为止,则上述取商値装置输出商値「l」,而若上一次演算后的旗标为负,则上述取商値装置输出商値「0」;当演算后的旗标为负时,且若上一次演算后的旗标为正,则上述取商値装置输出商値「0」,而若上一次演算后的旗标为负,则上述取商値装置输出商値「1」;且当余数全部为零,则上述取商値装置输出商値「1」。2﹒如申请专利范围第1项所述之除法器,其中,上述输入最高有效位元的演算装置依据上述被除数与除数的正负号而输出商数値的正负号。图示简单说明:第1图系显示本发明之除法器的电路方块图;第2图系显示第1图中之演算装置的电路图;第3图系显示第1图中之取绝对値装置的电路图;第4图系显示第2图中之取商数値装置的电路图;以及第5图系显示旗标状态决定图。 |
