发明名称 用于变长码率的二维游程长度受限约束编解码装置及方法
摘要 本发明提供了用于变长码率的二维游程长度受限约束编解码装置及方法,该装置包括编码器和解码器,所述编码器包括一维数据流缓冲及分组模块、2×2码字生成模块、二维字单元阵列构造模块、2×2码字写入二维字单元阵列模块,最后通过其中的2×2码字写入二维字单元阵列模块将二维数据阵列输出给二维数据记录装置;所述解码器包括二维阵列缓冲模块、二维字单元页构造模块、二维字单元读取模块、2×2码字到一维数据映射模块、一维数据流组装模块,最后通过其中的一维数据流组装模块输出。本发明能解决二维数据阵列在水平和垂直两个方向上,相邻数据1之间,数据0的游程长度最小等于1最大等于3的二维数据阵列构造的技术问题。
申请公布号 CN102903378A 申请公布日期 2013.01.30
申请号 CN201210373044.X 申请日期 2012.09.29
申请人 武汉纺织大学 发明人 刘继斌
分类号 G11B20/10(2006.01)I;H04L1/00(2006.01)I 主分类号 G11B20/10(2006.01)I
代理机构 湖北武汉永嘉专利代理有限公司 42102 代理人 王超
主权项 用于变长码率的二维游程长度受限约束编解码装置,其特征在于包括编码器和解码器,所述编码器包括:一维数据流缓冲及分组模块,该模块在缓冲接收一维数据流的同时,按照2比特为一组将其划分成若干个一维数据字;2×2码字生成模块,该模块根据编译码规则表,将一维数据流缓冲及分组模块划分的若干个一维数据字生成相应的2×2二维约束码字,按照先后产生次序输入到2×2码字写入二维字单元阵列模块的2×2字单元缓冲区;二维字单元阵列构造模块,该模块将二维阵列划分成若干个由大小为2×2的二维字单元组成的二维字单元阵列,并置二维字单元阵列的每个二维字单元写入标志位等于可写标志;2×2码字写入二维字单元阵列模块,该模块将2×2码字生成模块中的2×2二维约束码字序列从本模块的缓冲区按照先后顺序读出,并沿着二维字单元阵列对角行,逐行将2×2二维约束码字写入到二维字单元阵列中;上述编码器的四个模块依次连接,最后通过其中的2×2码字写入二维字单元阵列模块将二维数据阵列输出给二维数据记录装置;所述解码器包括:二维阵列缓冲模块,该模块主要用于暂时存放从二维数据记录装置读取的大小为2N×2M的二维数据阵列;二维字单元页构造模块,该模块主要用于将二维阵列缓冲模块中的2N×2M二维数据阵列划分成由2×2为最小读取单元的N×M的二维字单元阵列,并置二维字单元阵列的每个字单元读取标志位为可读标志;二维字单元读取模块,该模块主要用于从二维字单元阵列读取适宜的2×2二维约束码字,并暂时存放所产生的2×2二维约束码字序列;2×2码字到一维数据映射模块,该模块主要用于从二维字单元读取模块中读取2×2二维约束码字序列,根据编译码规则表,将2×2二维约束码字按照先后次序译码成大小等于2比特的一维数据字;一维数据流组装模块,该模块主要用于将2×2码字到一维数据映射模块产生的2比特一维数据字按照产生的先后顺序组装成一维数据流;上述解码器的五个模块依次连接,最后通过其中的一维数据流组装模块输出。
地址 430073 湖北省武汉市洪山区纺织路1号
您可能感兴趣的专利