机会多线程处理器

摘要

本实用新型公布了一种机会多线程处理器。处理器包括一个指令内存,一个指令解码,一个指令流控制器和算术逻辑单元，所述机会多线程处理器为每级的流水线增加一个线程指令有效预测电路和一组2维的线程身份寄存器。本实用新型每个线程的起始执行周期不再固定不变，避免内存资源浪费。

主权项

一种机会多线程处理器，包括一个指令内存I‑Cache, 一个指令解码I‑decoder, 一个指令流控制器Branch和算术逻辑单元ALUs， 每个线程都有自己的一套执行程序所需的寄存器外还要增加一个线程指令有效预测电路和在每级的流水线加上线程跟踪逻辑或线程身份设别电路；其特征在于所述机会多线程处理器增加了一个线程指令有效预测电路和为每级的流水线增加一组2维的线程身份寄存器。