| 主权项 |
1.一种半导体积体电路用金属层构造,适用于半导体基板上,且上述半导体基板形成有电子元件,同时于上述半导体基板上形成绝缘层,而上述半导体积体电路用金属层构造包括:-界面扩散障碍层,形成于上述半导体基板及上述绝缘层上,用以与上述电子元件作电性连接;-铝合金层,形成于上述界面扩散障碍层上;以及-抗反射层,形成于上述铝合金层上;其特征在于:-蚀刻障碍层,形成于上述界面扩散障碍层与上述铝合金层之间,且上述铝合金层对上述蚀刻障碍层以及上述蚀刻障碍层对上述界面扩散障碍层的蚀刻选择性大于上述铝合金层对上述界面扩散障碍层的蚀刻选择性。2.如申请专利范围第1项所述半导体积体电路用金属层构造,其中,上述蚀刻障碍层为钨所构成。3.如申请专利范围第1项所述半导体积体电路用金属层构造,其中,上述蚀刻障碍层为钼所构成。4.如申请专利范围第1项所述半导体积体电路用金属层构造,其中,上述绝缘层为氧化矽所构成。5.如申请专利范围第1﹑2﹑3或4项所述之半导体积体电路用金属层构造,其中,上述界面扩散障碍层及上述抗反射层为氮钛所构成。6.如申请专利范围第1﹑2﹑3﹑或4项所述之半导体积体电路用金属层构造,其中,上述界面扩散障碍层为氧化钛所构成。第1图系显示习知半导体积体电路用金属层构造的剖面图:以及第2图系显示本创作之半导体积体电路 |
