具有源极偏压全位线感测的非易失性存储器

摘要

一种NAND串，其中，在感测该NAND串中的所选非易失性存储元件的编程状态之前，释放位线到位线的噪声。施加升高导电的NAND串中的电压的源极电压。电压升高导致噪声与相邻NAND串的电容性耦合。在执行感测之前，使用电流下拉器件来对每个NAND串放电。在每个NAND串被耦接到放电路径达预定时间量后，NAND串的位线被耦接到电压感测组件，用于基于位线的电势来感测所选非易失性存储元件的编程状况。所选非易失性存储元件可以具有负阈值电压。此外，可以将与所选非易失性存储元件相关联的字线设置为地。

主权项

一种用于操作非易失性存储系统的方法，包括：在第一时间段期间：(a)将源极电压施加到多个NAND串的每个的源极，所述多个NAND串的每个与相应位线相关联，(b)阻止每个相应位线与相应电压感测组件的耦接，以及(c)将每个位线耦接到相应放电路径；以及在跟随第一时间段的第二时间段期间，继续向多个NAND串的每个的源极施加源极电压，并允许每个相应位线与相应电压感测组件的耦接，所述第一时间段具有被选择以允许由于来自一个或多个相邻位线的电容性耦合而引起的位线噪声被释放的预定持续时间。