一种基于VHDL的CPU

摘要

一种基于VHDL的CPU，属于计算机系统结构领域。该CPU由CPU核及CPU调试模块两部分组成。CPU核由数据处理模块、指令控制模块与模拟内存三部分组成。数据处理模块包含一个支持11项基本操作的ALU单元、8个通用寄存器组成的寄存器组以及状态寄存器。指令控制模块支持46条指令，采用硬布线设计方式。模拟内存为一个与系统总线位宽相同、长度为1K的存储器数组。CPU调试模块由调试信号控制器和CPU内部信号接口两部分组成。调试信号控制器包括调试信号输入寄存器和调试信号译码器两个部分；CPU内部信号接口包含内部信号锁存器和内部信号观察窗口。本发明提供了一种规模小、结构清晰的CPU，特别适用于教学。

主权项

1.一种基于VHDL的CPU，包括CPU核和CPU调试模块，其特征在于：CPU核由数据处理模块、指令控制模块与模拟内存三部分组成；数据处理模块包含一个支持11项基本操作的算术逻辑单元、8个通用寄存器组成的寄存器组以及状态寄存器；指令控制模块支持46条指令，默认指令长度为16位，使用霍夫曼编码方式配置和扩展操作码；指令控制模块使用硬布线设计方式，产生30个控制信号，控制受控门开关；指令控制模块的时钟信号基于系统时钟，使用一个4分频4相位分频器产生系统节拍，使用一个2分频2相位分频器产生系统周期计数信号；模拟内存为一个与系统总线位宽相同、长度为1K的存储器数组；CPU核中的各部分通过CPU内部总线相连，将各种内部信号传输至CPU调试模块；CPU调试模块由调试信号控制器和CPU内部信号接口两部分组成，负责对CPU核进行调试；调试信号控制器包括调试信号输入寄存器和调试信号译码器两个部分，前者负责接收用户发送的调试信号，通过后者译码后输出至CPU核的各个受控门开关；CPU内部信号接口包含内部信号锁存器和一个内部信号观察窗口，前者的位数为CPU总线位宽与需调试CPU核的内部寄存器位数之和；所述的46指令结构中目的操作数在前，源操作数在后，如下表所示：所述的30个指令控制信号，列表如下：所述的算术逻辑单元支持的操作及操作码编码如下表所示：。