发明名称 鉴频鉴相器及鉴频鉴相器的工作方法
摘要 本发明涉及集成电路,公开了一种鉴频鉴相器及鉴频鉴相器的工作方法。本发明中,利用第二级触发器中的第三触发器存储因第一触发器的复位而丢失的参考源信号的边沿信息,控制第二触发器的复位;利用第二级触发器中的第四触发器存储因第二触发器的复位而丢失的分频器的反馈输出信号的边沿信息,控制第一触发器的复位。第三触发器的复位受分频器的反馈输出信号的上升沿控制;第四触发器的复位受参考源信号的上升沿控制。解决了传统鉴频鉴相器中存在的周期性滑落和边沿丢失的问题,大大地缩短了锁相环的锁定时间。
申请公布号 CN102006061B 申请公布日期 2013.01.30
申请号 CN201010540733.6 申请日期 2010.11.12
申请人 钜泉光电科技(上海)股份有限公司 发明人 韩世英;马侠
分类号 H03L7/08(2006.01)I;H03L7/18(2006.01)I 主分类号 H03L7/08(2006.01)I
代理机构 上海明成云知识产权代理有限公司 31232 代理人 成春荣;竺云
主权项 一种鉴频鉴相器,其特征在于,包含第一级触发器和第二级触发器;所述第一级触发器用于控制锁相环的输出频率;所述第二级触发器用于存储因第一级触发器的复位而丢失的参考源信号的边沿信息或因第一级触发器的复位而丢失的分频器的反馈输出信号的边沿信息,并根据存储的边沿信息控制所述第一级触发器的复位;其中,所述第一级触发器中包含第一D触发器和第二D触发器,所述第二级触发器中包含第三D触发器和第四D触发器;所述第一D触发器的输出端接所述第三D触发器的D端,所述第一D触发器和所述第三D触发器的时钟输入端均接参考源信号;所述第二D触发器的输出端接所述第四D触发器的D端,所述第二D触发器和所述第四D触发器的时钟输入端均接分频器的反馈输出信号;所述第三D触发器用于存储因所述第一D触发器的复位而丢失的参考源信号的边沿信息,并根据存储的所述参考源信号的边沿信息,控制所述第二D触发器的复位,所述第三D触发器的复位受所述分频器的反馈输出信号的上升沿控制;所述第四D触发器用于存储因所述第二D触发器的复位而丢失的分频器的反馈输出信号的边沿信息,并根据存储的所述分频器的反馈输出信号的边沿信息,控制所述第一D触发器的复位,所述第四D触发器的复位受所述参考源信号的上升沿控制。
地址 201203 上海市张江高新科技园区牛顿路200号8号楼601室