| 主权项 |
1.一种防止在积体电路包装中之ESD故障的方法,该积体电路包装包括一半导体晶片、在该半导体晶片上的黏接垫、与该半导体晶片电气地接触的一金属架体、数个分别被导线黏接至该等黏接垫的接线插销、及至少一个无接线插销,该静电放电故障是由于该无接线插销的静电放电应力所引起,该方法包含如下之步骤:导线黏接该无接线插销至该金属架体。2.如申请专利范围第1项所述之方法,更包含经由该半导体晶片电气地连接一电源供应静电放电保护装置至该金属架体俾可排放由该无接线插销之静电放电应力所引起之电流的步骤。3.如申请专利范围第1项所述之方法,更包含电气地连接一电源供应静电放电保护装置至其中一个适于被电气地连接至一第一电源之黏接垫的步骤,该保护装置包括一场效电晶体,该场效电晶体具有被电气地连接至该其中一个黏接垫的汲极、适于被电气地连接至一第二电源的源极和被电气地连接至其之源极的闸极。4.如申请专利范围第3项所述之方法,其中该第一电源为一正电源,而该第二电源系被接地。5.如申请专利范围第1项所述之方法,更包含电气地连接一电源供应静电放电保护装置至其中一个适于被电气地连接至一第一电源之黏接垫的步骤,该保护装置包括一电容器,该电器容具有被电气地连接至该其中一个黏接垫的第一端、和适于被电气地连接至一第二电源的第二端。6.如申请专利范围第5项所述之方法,其中该第一电源为一正电源,而该第二电源系被接地。7.如申请专利范围第1项所述之方法,更包含电气地连接一电源供应静电放电保护装置至其中一个适于被电气地连接至一第一电源之黏接垫的步骤,该保护装置包括一二极体,该二极体具有被电气地连接至该其中一个黏接垫的阴极、和适于被电气地连接至一第二电源的阳极。8.如申请专利范围第7项所述之方法,其中该第一电源为一正电源,而该第二电源系被接地。9.如申请专利范围第1项所述之方法,更包含电气地连接一电源供应静电放电保护装置至其中一个适于被电气地连接至一第一电源之黏接垫的步骤,该保护装置包括一第一电晶体和第二电晶体,该第一电晶体具有被电气地连接至该其中一个黏接垫的射极、经由一第一电阻被电气地连接至该其中一个黏接垫的基极、和适于经由一第二电阻被电气地连接至一第二电源的集极,该第二电晶体具有被电气地接该第一电晶体之基极的集极、被电气地连接至该第一电晶体之集极的基极、和适于被电气地连接至该第二电源的射极。10.如申请专利范围第9项所述之方法,其中该第一电源为一正电源,而该第二电源系被接地。11.如申请专利范围第1项所述之方法,更包含电气地连接一电源供应静电放电保护装置至其中一个适于被电气地连接至一第一电源之黏接垫的步骤,该保护装置包括一场装置,该场装置具有被电气地连接至该其中一个黏接垫的汲极、适于被电气地连接至一第二电源的源极、和被电气地连接至其之汲极的闸极。12.如申请专利范围第11项所述之方法,其中该第一电源为一正电源,而该第二电源系被接地。13.如申请专利范围第1项所述之方法,更包含电气地连接一电源供应静电放电保护装置至其中一个适于被电气地连接至一第一电源之黏接垫的步骤,该保护装置包括一场效电晶体,该场效电晶体具有被电气地连接至该其中一个黏接垫的汲极、适于被电气地连接至一第二电源的源极、和被电气地连接至其之汲极的闸极。14.如申请专利范围第13项所述之方法,其中该第一电源为一正电源,而该第二电源为一正电源。图示简单说明:第一图系描绘在本发明之积体电路包装之一无接线插销与一金属架体之间之连接的示意平面图。第二图系描绘一种类型之电源供应静电放电保护装置的示意电路图,该保护装置被连接至该积体电路包装的无接线插销,该积体电路包装具有一半导体晶片,该半导体晶片具有一N型基体。第三图系描绘另一种类型之电源供应静电放电保护装置的示意电路图,该保护装置被连接至第二图之积体电路包装的无接线插销。第四图系描绘另一种类型之电源供应静电放电保护装置的示意电路图,该保护装置被连接至第二图之积体电路包装的无接线插销。第五图系描绘另一种类型之电源供应静电放电保护装置的示意电路图,该保护装置被连接至第二图之积体电路包装的无接线插销。第六图系描绘另一种类型之电源供应静电放电保护装置的示意电路图,该保护装置被连接至第二图之积体电路包装的无接线插销。第七图系与第二图类似的示意电路图,该积体电路包装具有一半导体晶片,该半导体晶片具有一P型基体。 |
