| 主权项 |
1.一种形成一半导体装置的方法,包含有下列步骤:形成一连接于一半导体基质之一主动区的位元线,该半导体基质具有一形成于一晶胞阵列区与一周边电路区中与被层间介质膜所覆盖的电晶体:使用一第一绝缘材料在该合成结构上形成一用以覆盖该位元线的第一帽盖层;使用一具有不同于该第一绝缘材料之蚀刻率的第二绝缘层在该合成结构的整个表面上形成一用以曝光该第一帽盖层的该上表面的一第一层间介质膜;使用一第三绝缘材料在该第一帽盖层与该第一层间介质膜上形成一第二帽盖层;使用一光刻程序同时形成一在晶胞阵列区中的用以电气连接至该半导体基质之该主动区的第一接点孔及一在周边电路区中的用以区域互连之金属接点的第二接点孔;藉由沉积一金属在该合成结构的整个表面上形成一导体层以充填该第一与第二接点孔;藉由移除在晶胞阵列区中之不含充填该第一接点孔之部分的导体层在该第一接点孔中形成一填充物,及在周边电路区中藉由模制该导体层于该第二接点孔的上层部分形成一结线层:使用一具有与该第三绝缘材料不同之蚀刻率的一第四绝缘材料,仅于该合成结构的该周边电路区中形成一第二层间介质膜;在该晶胞阵列区的该填充物的上层部分上形成一第一导体材料所形成的一储存电极;在该储存电极的表面上形成一介质膜;及在该介质膜上形成一由一第二导体材料所形成的平板电极。2.如申请专利范围第1项之方法,其中该第一绝缘材料是一氮化物膜且其中该第二材料是一氧化物膜。3.如申请专利范围第1项之方法,其中形成该第一层间介质膜的步骤包含有以下的次步骤:沉积一氧化物膜在帽盖层已形成于其中的该合成结构的整个表面上;及利用一化学机械磨光(CMP)程序拭平该氧化物膜,使用该第一帽盖层当作一蚀刻停止层。4.如申请专利范围第1项之方法,其中在形成该导体层的步骤中的该金属是钨(W)或TiN。5.如申请专利范围第1项之方法,其中在形成该第二帽盖层的步骤中一氮化物膜被使用做为该第三绝缘材料,且其中在形成该第二层间绝缘介质的步骤中一氧化物膜被使用做为该第四绝缘材料。6.如申请专利范围第1项之方法,其中形成该第二层间绝缘介质的步骤包含有:沉积一氧化物膜在该填充物与该结线层已被形成在其中的该合成结构的整个表面上;使用第二帽盖层当做一蚀刻停止层藉由蚀刻而移除仅在晶胞阵列区中的该氧化物膜。图示简单说明:第一图系一举例使用一其一晶胞阵列接触周边电路区之覆盖位元线(COB)电容器结构的传统半导体装置的横结面概要图:第二图至第八图依序举例在制造一根据本发明之一较佳实施例之金属上电容器(COB)结构的半导体装置之方法其步骤的横结面图;第九图系一根据本发明之方法所制造的金属结线层的接触电阻与一依据一传统技艺之方法所制造之一金属结线层的接触电阻的比较图;及第十图系一根据本发明所制造之半导体装置中的一储存接点的接触电阻与一依据一传统技艺所制造之一半导体装置的一储存接点的接触电阻的比较图。 |
