| 主权项 |
1.一种极快速拟动态随机存取记忆体非挥发之快闪记忆体结构,其至少包括:一主位元线;一快闪记忆单元,包括复数个记忆胞电晶体,并且至少以一副位元线与复数条字元线定义该些记忆胞电晶体;一选择电晶体,其源极/汲极一端耦接该主位元线,另一端耦接该副位元线;一电流控制电晶体,其源极/汲极一端耦接该副位元线;一动态储存电容;以及一动态选择电晶体,其源极/汲极一端耦接该副位元线,另一端同时耦接该动态储存电容一端与该电流控制电晶体之闸极端。2.如申请专利范围第1项所述之结构,其中该结构更包括一开关电晶体,其源极/汲极一端耦接该电流控制电晶体源极/汲极另一端。3.一种极快速拟动态随机存取记忆体非挥发之快闪记忆体结构,其至少包括:一记忆胞电晶体;一选择电晶体;一电流控制电晶体;一动态选择电晶体;以及一动态储存电容;其中,该动态选择电晶体源极/汲极一端、该选择电晶体源极/汲极一端、该记忆胞电晶体源极/汲极一端与该电流控制电晶体源极/汲极一端共同耦接,并且,该动态选择电晶体源极/汲极另一端、该动态储存电容一端与该电流控制电晶体闸极端共同耦接。4.如申请专利范围第3项所述之结构,其中该结构更包括一开关电晶体,其源极/汲极一端耦接该电流控制电晶体源极/汲极另一端。5.一种极快速拟动态随机存取记忆体非挥发之快闪记忆体结构,其至少包括:一主位元线;一快闪记忆单元,包括复数个记忆胞电晶体,并且至少以一副位元线与复数条字元线定义该些记忆胞电晶体;一选择电晶体,其源极/汲极一端耦接该主位元线,另一端耦接该副位元线;一电流控制电晶体,其源极/汲极一端耦接该副位元线;以及一动态随机存取记忆体记忆单元,至少具有二端,一端耦接该副位元线,另一端耦接该电流控制电晶体闸极端。6.如申请专利范围第5项所述之结构,其中该结构更包括一开关电晶体,其源极/汲极一端耦接该电流控制电晶体源极/汲极另一端。7.一种极快速拟动态随机存取记忆体非挥发之快闪记忆体结构,其至少包括:一记忆胞电晶体;一选择电晶体;一电流控制电晶体;以及一动态随机存取记忆体记忆单元,至少具有二端;其中,该动态随机存取记忆体记忆单元一端、该选择电晶体源极/汲极一端、该记忆胞电晶体源极/汲极一端与该电流控制电晶体源极/汲极一端共同耦接,并且,该动态随机存取记忆体记忆单元另一端耦接该电流控制电晶体闸极端。8.如申请专利范围第7项所述之结构,其中该结构更包括一开关电晶体,其源极/汲极一端耦接该电流控制电晶体源极/汲极另一端。9.一种极快速拟动态随机存取记忆体非挥发之快闪记忆体结构,其至少包括:一选择电晶体;一快闪记忆单元;一定电流源,至少具有一第一端与一第二端;以及一动态随机存取记忆体记忆单元,至少具有一第三端与一第四端;其中,该选择电晶体、该第一端与该第三端共同耦接该快闪记忆单元,该第二端耦接该第四端。10.如申请专利范围第9项所述之结构,其中该动态随机存取记忆体记忆单元包括一动态选择电晶体与一动态储存电容。11.如申请专利范围第9项所述之结构,其中该定电流源包括一电流控制电晶体。12.如申请专利范围第9项所述之结构,其中该定电流源包括一电流控制电晶体与一开关电晶体。13.如申请专利范围第9项所述之结构,其中该结构更包括一主位元线耦接该选择电晶体源极/汲极一端。14.如申请专利范围第13项所述之结构,其中该结构更包括一副位元线耦接该选择电晶体源极/汲极另一端、该第一端、该第三端与该快闪记忆单元。15.如申请专利范围第10.11.12或14项所述之结构,其中该第一端系该电流控制电晶体源极/汲极一端,该第二端系该电流控制电晶体之闸极,该第三端系该动态选择电晶体源极/汲极一端,该第四端系该动态储存电容之一端。16.一种极快速拟动态随机存取记忆体非挥发快闪记忆体之编码方法,该记忆体至少包括一主位元线、一记忆胞电晶体、一选择电晶体、一电流控制电晶体,一动态选择电晶体与一动态储存电容,其中,该动态选择电晶体源极/汲极一端、该选择电晶体源极/汲极一端、该记忆胞电晶体源极/汲极一端与该电流控制电晶体源极/汲极一端共同耦接一副位元线,并且,该动态选择电晶体源极/汲极另一端、该动态储存电容一端与该电流控制电晶体闸极端共同耦接,以及该选择电晶体源极/汲极另一端耦接该主位元线;该编码方法至少包括:该选择电晶体"开"且该动态选择电晶体"开",该主位元线之控制讯号写入该动态储存电容;该动态选择电晶体"关";该主位元线与该副位元线电压回到0V或低电压;该选择电晶体"关";该电流控制电晶体源极/汲极另一端导入一汲极编码电压;若该电流控制电晶体"关",则该副位元线电压为0V,该记忆胞电晶体不进行编码;以及若该电流控制电晶体"开",则该副位元线电压约为该汲极编码电压,该记忆胞电晶体进行编码。17.如申请专利范围第16项所述之编码方法,其中该电流控制电晶体"关"或"开"系由该动态储存电容的电压所决定。18.如申请专利范围第16项所述之编码方法,其中更包括一开关电晶体,其源极/汲极一端耦接该电流控制电晶体,其源极/汲极另一端耦接该汲极编码电压,用以控制该汲极编码电压导入该电流控制电晶体源极/汲极另一端。19.一种极快速拟动态随机存取记忆体非挥发快闪记忆体之编码方法,该记忆体至少包括一主位元线、一记忆胞电晶体、一选择电晶体、一电流控制电晶体,一动态选择电晶体、一动态储存电容与一开关电晶体,其中,该动态选择电晶体源极/汲极一端、该选择电晶体源极/汲极一端、该记忆胞电晶体源极/汲极一端与该电流控制电晶体源极/汲极一端共同耦接一副位元线,该动态选择电晶体源极/汲极另一端、该动态储存电容一端与该电流控制电晶体闸极端共同耦接,该选择电晶体源极/汲极另一端耦接该主位元线;该开关电晶体源极/汲极一端耦接该电流控制电晶体源极/汲极另一端,以及,该开关电晶体源极/汲极另一端耦接一汲极编码电压;该编码方法至少包括:该选择电晶体"开"且该动态选择电晶体"开",该主位元线之控制讯号写入该动态储存电容;该动态选择电晶体"关";该主位元线与该副位元线电压回到0V或低电压;该选择电晶体"关";该开关电晶体"开",该电流控制电晶体源极/汲极另一端导入该汲极编码电压;若该电流控制电晶体"关",则该副位元线电压为0V,该记忆胞电晶体不进行编码;若该电流控制电晶体"开",则该副位元线电压约为该汲极编码电压,该记忆胞电晶体进行编码;以及该开关电晶体"关"。20.如申请专利范围第19项所述之编码方法,其中该电流控制电晶体"关"或"开"系由该动态储存电容的电压所决定。21.一种极快速拟动态随机存取记忆体非挥发快闪记忆体之编码方法,其中该记忆体至少包括一快闪记忆单元、一动态随机存取记忆体记忆单元与一电流控制电晶体;该编码方法特征在于:先对该动态随机存取记忆体记忆单元编码,而后以该动态随机存取记忆体记忆单元控制该电流控制电晶体"开"或"关",用以决定是否对该快闪记忆单元作选择性编码。22.如申请专利范围第21项所述之编码方法,其中该编码方法的特征更包括:若该电流控制电晶体为"开",则对该快闪记忆单元作选择性编码;以及若该电流控制电晶体为"关",则不对该快闪记忆单元作选择性编码。23.一种极快速拟动态随机存取记忆体非挥发之快闪记忆体之编码方法,该记忆体至少包括一主位元线、一选择电晶体、一动态随机存取记忆体记忆单元、一定电流源与一快闪记忆单元;该编码方法特征在于:先经由该选择电晶体将该主位元线之控制讯号转换储存于该动态随机存取记忆体记忆单元,再由该动态随机存取记忆体记忆单元控制该定电流源对该快闪记忆单元作选择性编码。图示简单说明:第一图是习知一种DINOR快闪记忆体结构图;第二图是第一图DINOR快闪记忆体编码时记忆体电路操作偏压,以及副位元线之电压与电流关系示意图;第三图是第二图记忆体编码时记忆胞电晶体电压示意图;第四图是依照本发明较佳实施例的一种极快速拟动态随机存取记忆体非挥发快闪记忆体结构图;第五图是依照本发明较佳实施例的另一种极快速拟动态随机存取记忆体非挥发快闪记忆体结构图;第六图是本发明较佳实施例的一种极快速拟动态随机存取记忆体非挥发快闪记忆体阵列结构示意图;第七图为本发明较佳实施例快闪记忆体之编码方法流程图;第八图为本发明较佳实施例快闪记忆体编码时元件操作流程图;第九图为本发明较佳实施例之具有开关电晶体的快闪记忆体编码时元件操作流程图;第十A图为一种P通道记忆胞电晶体编码的脉冲电压波形模拟图;以及第十B图为一种N通道记忆胞电晶体编码的电压波形模拟图。 |
