| 主权项 |
1.一种半导体记忆装置,包括:多个记忆格;连接该多个记忆格的多个资籵线对;连接该多个资料线对的共同资料线对;第一微分放大器,其正输入端连接其中一个该共同资料线对,而参考电压施于负输入端;第二微分放大器,其正输入端连接另一个该共同资 料线对,而参考电压施于负输入端;第一电晶体,其输入电极连接该第一微分放大器的输出,而输出电极连接该其中一个共同资料线对;第二电晶体,其输入电极连接该第二微分放大器的输出,而输出电极连接该另一个共同资料线对。2.如申请专利范围第1项的半导体记忆装置,其中该第一电晶体和该第二电晶体是MOSFET,藉由将该参考电压设在预定値,MOSFET在饱和区工作。3.如申请专利范围第1项的半导体记忆装置,其中该第一电晶体和该第二电晶体是双极电晶体,藉由将该参考电压设在预定値,双极电晶体在不饱和区工作。4.如申请专利范围第1至3项任一项的半导体记忆装置,其中第三微分放大器的二个输入端连接该第一电晶体的输入电极和该第二电晶体的输入电极。5.如申请专利范围第2项之半导体记忆装置,其中电流切换开关电路的二输入端会与该第一电晶体的该输入电极及该第二电晶体的该输入电极相连接。6.一种半导体记忆装置,包括:多个记忆格;多个字线,与该多个记忆格连接;多个资料线对,与该多个记忆格连接;共同资料线对,包含第一并同资料线及第二共同资料线,与该多个资料线对连接;第一电路,其输出端系与该第一共同资料线连接,以固定该第一共同资料线的电位;及第二电路,其输出端系与该第二共同资料线连接,以固定该第二共同资料线的电位。7.如申请专利范围第6项之半导体记忆装置,其中:该第一电路包括第一电压输出器,其输出端与该第一电路的该输出端相连接且输入端与参考电压相连接;及该第二电路包括第二电压输出器,其输出端与该第二电路的该输出端相连接且输入端与参考电压相连接。8.一种半导体静态随机存取记忆装置,包括:记忆格,具有转换MOSFET 对、驱动器MOSFET对及负载对;资料线对,分别与该转换MOSFET连接;字线,与该转换MOSFET的闸电极连接;共同资料线对,与该资料线对连接;第一MOSFET,其汲极电极与该资料线对之一连接;第二MOSFET,其汲极电极与该资料线对之一连接;第一电路,具有被供予参考电压之第一输入端、与该资料线对之一连接的第二输入端、及与该第一MOSFET的闸电极连接之输出端;第二电路,具有被供予参考电压之第一输入端、与该资料线对之一连接的第二输入端、及与该第二MOSFET的闸电极连接之输出端;其中该第一电路控制该第一MOSFET的该闸电极,以减少该参考电压与该资料线对之一之间的电位差;及该第二电路控制该第二MOSFET的该闸电极,以减少该参考电压与该资料线对之一之间的电位差。9.如申请专利范围第8项之半导体静态随机存取记忆装置,其中满足下述不等式;Vw-V-th < Vref其中,Vef 系该参考电压的値,Vth系该转换MOSFET的临界电压値,及Vw系被选取状态下的该字线之电压値。10.如申请专利范围第8项之半导体静态随机存取记忆装置,其中该第一及第MOSFET藉由设定该参考电压于预定値而在饱合区工作。11.如申请专利范围第8项之半导体静态随机存取记忆装置,进一步包括;第三电路,具有与该第一MOSFET的闸电极连接之第一输入端及与该第二MOSFET的闸电极连接之第二输入端,用以感测该第三电路的该第一输入端与该第三电路的该第二输入端之间的电位差。12.如申请专利范围第11项之半导体静态随机存取记忆装置,其中:该第三电路系微分放大电路,用以感测该电位差及输出放大的电位差。13.如申请专利范围第11项之半导体静态随机存取记忆装置,其中该第三电路系电流切换型微分放大电路。14.如申请专利范围第8项之半导体静态随机存取记忆装置,进一步包括:等化电路,位于该资料线对之间,在资料读取周期期间,将该资料线对的电位等化。15.一种静态随机存取记忆装置,包括:多个记忆排,具有多个资料线对、多个字线及与该资料线对之一和该字线之一相连接的多个记忆格:多个共同资料线对,置于每一该记忆排中并与该资料线对相连接;多个感测放大器,置于每一该记忆排中并与该共同资料线对之一相连接;资料滙流排对,与该多个感测放大器相连接;主放大器,与该资料滙流排对相连接;其中该感测放大器具有微分放大器对,其正输入端系与该共同资料线对之一相连接,而参考电压系施于其负输入端;及该感测放大器具有MOSFET对,其闸电极系与该微分放大器的输出相连接,而其汲极电极系与该共同资料线对相连接。16.如申请专利范围第15项之静态随机存取记忆体,其中该主放大器具有微分放大器对,其正输入端系与该资料滙流排对之一相连接,而参考电压系施于其负输入端;及该主放大器具有MOSFET对,其闸电极系与该微分放大器的输出连接,而其汲极电极系与该资料滙流排对连接。17.如申请专利范围第16项之静态随机存取记忆体,其中该感测放大器具有感测电路,其输入电极与该感测放大器的该MOSFET之闸电极相连接,且输出电极系与该资料滙流排对连接,用以感测该输入电极与该感测电路之间的电位差。18.如申请专利范围第17项之静态随机存取记忆体,其中该主放大器具有感测电路,其输入电极会与该主放大器中的该MOSFET之闸电极系连接,用以感测该输入电极之间的电位差及输出对应于该感测结果之讯号。图示简单说明:第一图A是电路图,解释依据本发明使用微分放大器来减小共同资料线对之信号振幅之效果的原理;第一图B是另一电路图,解释依据本发明使用微分放大器来减小共同资料线对之信号振幅之效果的原理;第二图是电路图,显示本发明第一实施例,其中本发明应用于具有静态型记忆格的半导体记忆装置;第三A图显示模拟结果,其中第二图之本发明第一实施例的效果与习知方法所得者比较;第三B图是显示模拟结果的另一图,其中第二图之本发明第一实施例的效果与习知方法所得者比较;第四图是电路图,显示第二图之第一实施例的较具体实施例;第五图是电路图,解释减小第四图之资料滙流排68,69之信号振幅之效果的原理;第六A图是电路图,显示可减小用于第四图之实施例之资料滙流排的信号振幅,也可取出正比于记忆格之电流的电压给资料滙流排;第六B图显示实施例的工作波形,可减小用于第四图之实施例之资料滙流排的信号振幅,也可取出正比于记忆格之电流的电压给资料滙流排;第七图显示第六A图和第六B图之实施例的效果;第八图显示本发明应用于半导体记忆装置的实施例;第九图是电路图,显示本发明之修正实施例的电路。 |
