发明名称 |
一种基于协处理器的SATA控制器 |
摘要 |
本发明公开了一种基于协处理器的SATA控制器,主要包括:SATA控制器物理层模块,用于在数据传输前期实现SATA控制器与外围硬件设备进行握手;SATA控制器数据链路层模块,用于对传输数据进行加解扰、拆组帧和CRC校验处理,负责将帧数据传输请求转换为帧数据的locallink接口请求;位于传输层的DMA模块,用于实现SATA控制器的读/写数据与内存之间的交互;与DMA模块连接的CPU协处理器,用于通过firmware软件代码,实现SATA控制器中传输层的状态机跳转和功能控制。该SATA控制器的硬件结构简单,占用硬件逻辑资源少;软件结构清晰,运用灵活,实现起来容易且便于软件的上传更新和功能控制。 |
申请公布号 |
CN102890622A |
申请公布日期 |
2013.01.23 |
申请号 |
CN201210369554.X |
申请日期 |
2012.09.29 |
申请人 |
无锡众志和达存储技术股份有限公司 |
发明人 |
张庆敏;张衡;胡刚 |
分类号 |
G06F3/06(2006.01)I |
主分类号 |
G06F3/06(2006.01)I |
代理机构 |
北京中恒高博知识产权代理有限公司 11249 |
代理人 |
宋敏 |
主权项 |
一种基于协处理器的SATA控制器,其特征在于,主要包括:SATA控制器物理层模块:位于SATA控制器的物理层,作为SATA控制器与外围硬件设备之间的硬件接口,主要用于在数据传输前期实现SATA控制器与外围硬件设备进行握手,若握手成功则通知数据链路层开始传输数据,若握手失败则终止当前数据传输;SATA控制器数据链路层模块:位于SATA控制器的数据链路层,作为SATA控制器中物理层和传输层之间的数据接口,主要用于在SATA控制器与外围硬件设备握手成功时,对传输数据进行加解扰、拆组帧和CRC校验处理,并负责将帧数据传输请求转换为帧数据的local link接口请求;DMA模块:位于SATA控制器的传输层,与所述SATA控制器数据链路层模块连接,作为SATA控制器进行数据搬移的控制模块,主要用于实现SATA控制器的读/写数据与内存之间的交互;CPU协处理器:主要用于通过firmware软件代码,实现SATA控制器中传输层的状态机跳转和功能控制;DCR接口模块:连接在所述DMA模块与CPU协处理器之间,作为所述CPU协处理器访问DMA模块的DCR总线接口,主要用于负责将所述CPU协处理器的请求传送给DMA模块;所述DMA模块在成功接收CPU协处理器的请求后,按照请求的长度、源地址和目标地址进行数据搬移;主机接口模块:连接在所述DMA模块与CPU协处理器之间,作为所述CPU协处理器访问DMA模块中寄存器的DCR总线接口,主要用于负责完成所述CPU协处理器对DMA模块中指定寄存器的读写请求。 |
地址 |
214028 江苏省无锡市新区震泽路18号无锡国家软件园金牛座A栋6层 |