发明名称 semiconductor equipment and the same methode
摘要 <p>반도체층 12와 절연층 6과의 사이의 계면특성인 반도체층의 케리어 이동도의 저하를 방지한 반도체장치와 그 제조방법을 제공한다. 활성다결정 실리콘으로 이루어진 반도체층 12와 산화규소로 이루어진 절연층 6과의 사이에 질화규소로 이루어진 계면층 5를 설치하고 있다. 질화규소 중의 질화원소가 활성다결정 실리콘막으로 이루어진 반도체층 12속으로 확산하여 이 활성다결정 실리콘막 속의 격자왜곡을 보상하고, 반도체층 12와 절연층 6과의 소망의 계면특성을 만족한다.</p>
申请公布号 KR100344845(B1) 申请公布日期 2002.07.20
申请号 KR19990059417 申请日期 1999.12.20
申请人 엘지.필립스 엘시디 주식회사 发明人 채기성
分类号 H01L21/205;H01L21/316;H01L21/318;H01L21/336;H01L29/49;H01L29/786 主分类号 H01L21/205
代理机构 代理人
主权项
地址