发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明涉及半导体器件及其制造方法。通过如下各处理来形成沟槽:去除形成在低介电常数层的侧壁上的损伤层,通过化学气相沉积(CVD)技术形成第二保护绝缘层以及通过用第二保护绝缘层覆盖低介电常数层的侧壁形成第二凹部,以及通过回蚀成形第二保护绝缘层使得沟槽具有在低介电常数层的表面上选择性地形成有第二保护绝缘层的侧壁。 |
申请公布号 |
CN101728318B |
申请公布日期 |
2013.01.23 |
申请号 |
CN200910007197.0 |
申请日期 |
2009.02.19 |
申请人 |
瑞萨电子株式会社 |
发明人 |
西泽厚 |
分类号 |
H01L21/768(2006.01)I;H01L23/522(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 11219 |
代理人 |
孙志湧;穆德骏 |
主权项 |
一种用于制造半导体器件的方法,包括:在形成于衬底上的包含碳的低介电常数层中形成通路孔,并且在所述低介电常数层以及所述低介电常数层上形成的第一保护绝缘层中形成沟槽以与一部分所述通路孔相连续,从而形成包括通路孔和沟槽的双镶嵌式沟槽,其中,所述的形成所述沟槽包括:在所述第一保护绝缘层上形成抗蚀剂层,所述抗蚀剂层具有用于形成沟槽的开口图案,并且利用所述抗蚀剂层作为掩模来在所述第一保护绝缘层和所述低介电常数层中形成第一凹部;去除当形成所述第一凹部时在所述低介电常数层的所述第一凹部的侧壁上形成的损伤层;通过化学气相沉积技术在所述衬底的整个表面的上方形成第二保护绝缘层,以通过用所述第二保护绝缘层来覆盖在所述第一保护绝缘层和所述低介电常数层中的所述第一凹部的侧壁而在所述第一保护绝缘层和所述低介电常数层中形成第二凹部;以及通过回蚀来成形所述第二保护绝缘层以形成沟槽,该沟槽具有在所述低介电常数层的表面上选择性地形成有所述第二保护绝缘层的侧壁,其中,所述第二保护绝缘层具有等于或小于所述低介电常数层的相对介电常数的相对介电常数。 |
地址 |
日本神奈川 |