一种并行元胞自动机处理系统

摘要

本实用新型公开了一种并行元胞自动机处理系统，包括主控制机和并行元胞自动机处理设备（通过FPGA开发板实现），并行元胞自动机处理设备包括FPGA芯片以及与FPGA芯片连接的外围设备；其中，FPGA芯片包括外围设备控制器以及通过Avalon总线连接的NiosII软核处理器和元胞自动机并行计算模块；NiosII软核处理器接收主控制机发送的待计算的数据，将待计算的数据发送给元胞自动机并行模块，并从元胞自动机并行计算模块中读取计算结果发送给主控制机。本实用新型可提高元胞自动机的模拟计算效率，显著提高模拟的速度，缩短实验周期，系统结构相对简单，成本较低。

主权项

一种并行元胞自动机处理系统，包括主控制机和与该主控制机连接的并行元胞自动机处理设备，并行元胞自动机处理设备通过FPGA开发板实现，其特征在于，并行元胞自动机处理设备包括FPGA芯片以及与FPGA芯片连接的外围设备；其中，FPGA芯片包括Nios II软核处理器、元胞自动机并行计算模块和外围设备控制器，外围设备控制器通过Avalon总线与Nios II软核处理器、元胞自动机并行计算模块相连接；Nios II软核处理器接收主控制机发送的待计算的数据，将待计算的数据发送给元胞自动机并行计算模块，并从元胞自动机并行计算模块中读取计算结果发送给主控制机。