每埠具有一时脉之伪双埠记忆体

摘要

本发明揭示一种伪双埠记忆体，其具有一第一埠、一第二埠及一6-电晶体记忆体单元阵列。一第一记忆体存取系在一接收于该第一埠上之第一时脉信号之上升缘上起始。一第二记忆体存取系响应接收于该第二埠上之第二时脉信号之上升缘而起始。若该第二时脉信号上升缘发生于一第一时间周期内，则在该第一记忆体存取完成之后立即以伪双埠方式起始该第二记忆体存取。若该第二时脉信号之上升缘稍后发生于第二时间周期内，则使该第二记忆体存取延迟直至该第一时脉信号第二上升缘之后。该等第一及第二记忆体存取之持续时间并不依赖于该等时脉信号之工作循环。