基于sigma-delta锁相环的时钟分频装置和方法

摘要

本发明公开了一种基于sigma-delta锁相环的时钟分频装置和方法，该方法为：分频控制器产生分频控制信号，分别控制分频因子产生器中的两个并联sigma-delta调制器产生相应的小数分频因子，并与分频控制器产生的整数分频因子相加，来改变锁相环中多模分频器的分频比，实现对参考时钟的任意数分频，锁相环输出频率为参考时钟与该分频比相乘的积。其消除由于切换整数造成的较大时钟抖动，避免sigma-delta调制器输出的大范围变化，加速锁相环输出频率的锁定，从而提升锁相环输出时钟信号的性能。

主权项

一种基于sigma‑delta锁相环的时钟分频装置，包括锁相环电路，其特征在于，还包括与所述锁相环电路连接的分频因子产生器，以及与所述分频因子产生器相连的分频控制器；所述的分频因子产生器包括并联的第一sigma‑delta调制器和第二sigma‑delta调制器，以及第一加法器和第二加法器；所述分频控制器根据参考时钟与所需时钟信号的频率，产生分频控制信号，分别控制所述分频因子产生器中的第一sigma‑delta调制器和第二sigma‑delta调制器并联产生相应的小数分频因子，经第一加法器相加；然后将相加后的小数分频因子与所述分频控制器产生的整数分频因子经第二加法器相加后，输出作为所述锁相环电路中的多模分频器的分频比。