多通道高速DAC同步实现方法

摘要

本发明提出了一种多通道高速DAC同步实现方法，其包括如下步骤：首先，FPGA-MASTER产生数字信号源参考信号、同步时钟信号和复位信号，并同时将这些信号发送给FPGA-SLAVEP和DACM并粗调多路径延迟，所述P、M均为正整数；然后，在FPGA-SLAVEP中进行FPGA-MASTER同步时钟鉴相，并将相位差通过精细延迟模块调整为0；最后，在FPGA-SLAVEP中进行DACM参考时钟鉴相，并将相位差通过精细延迟模块调整为0。本发明能够实现输出信号的相位同步，可以同时级联多片FPGA和多片高速DAC，不受DAC时钟速度的限制，通过FPGA-SLAVE对FPGA-MASTER和DAC进行鉴相和调相，实现了FPGA-MASTE、FPGA-SLAVE和DAC数据的相位一致，使各路DAC的时序完全同步与可控，提高了工作效率，拓展了信号输出带宽。

主权项

一种多通道高速DAC同步实现方法，其特征在于，包括如下步骤：S1：FPGA‑MASTER产生数字信号源参考信号、同步时钟信号和复位信号，并同时将这些信号发送给FPGA‑SLAVEP和DACM并粗调多路径延迟，所述P、M均为正整数；S2：在FPGA‑SLAVEP中进行FPGA‑MASTER同步时钟鉴相，并将相位差通过精细延迟模块调整为0；S3：在FPGA‑SLAVEP中进行DACM参考时钟鉴相，并将相位差通过精细延迟模块调整为0。