| 主权项 |
一种数据处理装置，其特征在于，具有：解码器，从1个指令中，读取用于指定存放N比特的对象比特序列的比特序列存放区域的信息、表示N比特的比特序列中的第1比特范围的信息、和表示该N比特的比特序列中的第2比特范围的信息，并将与所读取的信息对应的解码信号输出，该第1比特范围包含该N比特的比特序列中的第1端比特，该第2比特范围是与该第1比特范围连续的比特范围，并且不包含该N比特的比特序列中的第2端比特，其中，N是2以上的整数；以及比特操作电路，当从所述解码器输出解码信号时，根据该解码信号，基于存放在所述比特序列存放区域中的所述对象比特序列，生成由N比特构成的输出比特序列并输出，所述比特操作电路为，通过在所述输出比特序列中的所述第1比特范围中，配置与所述对象比特序列中的所述第1比特范围的比特序列等值的比特序列，并在所述输出比特序列中的第3比特范围中，配置与所述对象比特序列中的所述第2比特范围的比特序列等值的比特序列，并在所述输出比特序列中的不属于所述第1比特范围和所述第3比特范围中任一比特范围的部分中，配置相同的规定值，由此来生成所述输出比特序列，该第3比特范围包含所述第2端比特并由所述第2比特范围的比特长度构成。 |
