发明名称 闸控整流器及其应用于整流电路
摘要
申请公布号 TWM353574 申请公布日期 2009.03.21
申请号 TW097219794 申请日期 2008.11.05
申请人 洋鑫科技股份有限公司 GLACIALTECH., INC. 台北县中和市中山路2段352号9楼;王志良 WANG, CHIH LIANG 基隆市安乐区武岭街131之3号 发明人 王志良;余金生;翁博泰
分类号 H02M7/155 (2006.01) 主分类号 H02M7/155 (2006.01)
代理机构 代理人 蔡朝安 新竹市光复路2段295号17楼之1;郑淑芬 新竹市光复路2段295号17楼之1
主权项 1.一种闸控整流器,包含:一闸控电晶体具有一闸极、一高压端与一低压端;一固定电压源,其被参考至该闸控电晶体的该低压端;一线电压极性侦测电路,其侦测一线电压之极性;及一驱动电路,其受控于该线电压极性侦测电路的侦测以决定该闸控电晶体的该高压端与该低压端的通道是否形成。2.如请求项1所述之闸控整流器,其中该驱动电路包含:一光电晶体,具有一第一端与一第二端,该第一端连接该固定电压源;及一第一电阻连接于该光电晶体的该第二端与该低压端之间。3.如请求项2所述之闸控整流器,其中该驱动电路更包含一图腾柱电路,该图腾柱电路包含:一NPN双极电晶体,具有一基极、一射极与一集极;及一PNP双极电晶体,具有一基极、一射极与一集极,其中该NPN双极电晶体的该基极与该PNP双极电晶体的该基极相连接并连接至该光电晶体的第二端与该第一电阻之间,该两射极相连接并连接至该闸极,该NPN双极电晶体的该集极连接至该光电晶体的该第一端,该PNP双极电晶体的该集极连接至该低压端。4.如请求项3所述之闸控整流器,其中该线电压极性侦测电路包含:一限流电阻;及一光二极体连接该限流电阻并对应该光电晶体,其中该光二极体侦测线电压之极性。5.如请求项2所述之闸控整流器,其中该驱动电路更包含:一临界开关具有一参考端、一正极与一负极,该参考端连接至该光电晶体的该第二端与该第一电阻之间,该正极连接至该闸控电晶体的该低压端;一PNP双极电晶体具有一基极、一射极与一集极,该集极连接该闸极;一第二电阻跨接于该PNP双极电晶体的该基极与该临界开关的该负极;一第三电阻跨接于该PNP双极电晶体的该射极与该PNP双极电晶体的该基极之间;及一第四电阻跨接于该闸控电晶体的该闸极与该低压端之间。6.如请求项5所述之闸控整流器,其中该线电压极性侦测电路包含:一限流电阻;及一光二极体连接该限流电阻并对应该光电晶体,其中该光二极体侦测线电压之极性。7.如请求项2所述之闸控整流器,其中该驱动电路更包含:一PNP双极电晶体具有一基极、一射极与一集极,该集极连接该闸极;一NPN双极电晶体具有一基极、一射极与一集极,该射极连接至该低压端;一第二电阻跨接于该PNP双极电晶体的该基极与该NPN双极电晶体的该集极之间;一第三电阻跨接于该PNP双极电晶体的该射极与该PNP双极电晶体的该基极之间;一第四电阻跨接于该闸极与该低压端之间;及一第五电阻跨接于该光电晶体的该第二端与该NPN双极电晶体的该基极之间。8.如请求项7所述之闸控整流器,其中该线电压极性侦测电路包含:一限流电阻;及一光二极体连接该限流电阻并对应该光电晶体,其中该光二极体侦测线电压之极性。9.如请求项1所述之闸控整流器,更包含一电阻负载连接至该闸控电晶体。10.如请求项9所述之闸控整流器,其中该闸控电晶体为一N通道金属氧化物半导体场效应电晶体、P通道金属氧化物半导体场效应电晶体、单向金属氧化物半导体场效应电晶体、双向金属氧化物半导体场效应电晶体或绝缘闸双极电晶体。11.如请求项1所述之闸控整流器,更包含一电容负载连接至该闸控电晶体。12.如请求项11所述之闸控整流器,其中该闸控电晶体为一单向金属氧化物半导体场效应电晶体。13.如请求项11所述之闸控整流器,包含一积体电路。14.一种闸控整流器,包含:一闸控电晶体,其包含一闸极、一参考端与一输出端;一定电压输入,其参考至该参考端;及一线电压输入,其中该线电压输入的极性控制是否以该定电压输入产生一驱动电流导通该闸控电晶体。15.如请求项14所述之闸控整流器,更包含一第一电阻连接于该固定电压输入与该参考端之间,其中该驱动电流流经该第一电阻以导通该闸控电晶体。16.如请求项15所述之闸控整流器,更包含一光耦合器连接该定电压输入与该线电压输入,其中该光耦合器根据该线电压输入的极性以被导通产生该驱动电流或被截止以截止该闸控电晶体。17.如请求项15所述之闸控整流器,更包含一磁耦合器连接该定电压输入与该线电压输入,其中该磁耦合器根据该线电压输入的极性以被导通产生该驱动电流或被截止以截止该闸控电晶体。18.如请求项14所述之闸控整流器,包含一积体电路。图式简单说明:图1为习知半波整流器之电路图。图2A、2B、3A与3B为习知全波整流器之电路图。图4、5A、5B、6A、6B与6C为根据本创作之NMOS整流器的电路图。图7A与图7B为根据本创作之第一实施例的NMOS驱动结构电路示意图。图8为根据本创作之第二实施例的NMOS驱动结构电路示意图。图9为根据本创作之第三实施例的NMOS驱动结构电路示意图。图10为根据本创作之第四实施例的NMOS驱动结构电路示意图。
地址