发明名称 |
P型OTP器件及制作方法 |
摘要 |
本发明公开了一种P型OTP器件,第二个PMOS晶体管的沟道区比第一个PMOS晶体管的沟道区多一个N型的阈值电压注入区,阈值电压注入区用于增加第二个PMOS晶体管的阈值电压的绝对值。本发明还公开了一种P型OTP器件的制作方法,通过增加一掩模版在第二个PMOS晶体管的沟道区域进行N型离子注入形成阈值电压注入区。本发明能增加第二个PMOS晶体管的阈值电压,能使P型OTP器件编程性能得到大幅提高,并能提高编程完之后整个器件的导通电流,增加了器件在编程前后可区分的电流范围;还能减少实现OTP功能的外围电路的面积。 |
申请公布号 |
CN102881691A |
申请公布日期 |
2013.01.16 |
申请号 |
CN201110195123.1 |
申请日期 |
2011.07.13 |
申请人 |
上海华虹NEC电子有限公司 |
发明人 |
黄景丰;胡晓明;刘梅 |
分类号 |
H01L27/115(2006.01)I;H01L21/8247(2006.01)I |
主分类号 |
H01L27/115(2006.01)I |
代理机构 |
上海浦一知识产权代理有限公司 31211 |
代理人 |
丁纪铁 |
主权项 |
一种P型OTP器件,由两个PMOS晶体管串联形成的一次性可编程器件,第一个PMOS晶体管作为OTP器件的选通晶体管,第二个PMOS晶体管作为所述OTP器件的存储单元;所述第一个PMOS晶体管的源极和漏极都分别包括形成于N阱中的一P型扩散区和一P型轻掺杂区域,所述第一个PMOS晶体管栅极作为所述OTP器件的字线,所述第一个PMOS晶体管源极作为所述OTP器件的源极;所述第二个PMOS晶体管的栅极为浮空的浮栅,所述第二个PMOS晶体管的源极和漏极都分别包括形成于所述N阱中的一P型扩散区和一P型轻掺杂区域,所述第二个PMOS晶体管的漏极作为所述OTP器件的位线,所述第二个PMOS晶体管的源极与所述PMOS第一个晶体管的漏极共用一个P型扩散区;其特征在于:所述第二个PMOS晶体管的沟道区比所述第一个PMOS晶体管的沟道区多一个N型的阈值电压注入区,该阈值电压注入区用于增加所述第二个PMOS晶体管的阈值电压的绝对值。 |
地址 |
201206 上海市浦东新区川桥路1188号 |