发明名称 |
一种数字示波器宽带触发电路 |
摘要 |
本发明公开了一种数字示波器宽带触发电路采用高速模拟开关、触发耦合选择模块以及高速比较器,首先对模拟信号触发源、偶合方式进行选择,选择得到的触发模拟信号进行整形,产生触发脉冲信号,然后,通过在高速比较器和采集控制系统FPGA之间加入高速分频器,对触发脉冲信号进行降频处理,在保证触发电路功能完整的同时,实现了采集控制系统FPGA能够在宽带触发信号下正常工作,实现各种触发模式、不同触发方式以及硬件频率计等功能,解决了宽带数字示波器系统中高速脉冲触发信号难以被采集控制系统FPGA有效识别的问题。 |
申请公布号 |
CN102147426B |
申请公布日期 |
2013.01.16 |
申请号 |
CN201010547974.3 |
申请日期 |
2010.11.18 |
申请人 |
电子科技大学 |
发明人 |
邱渡裕;叶芃;曾浩;黄胤 |
分类号 |
G01R13/02(2006.01)I |
主分类号 |
G01R13/02(2006.01)I |
代理机构 |
成都行之专利代理事务所(普通合伙) 51220 |
代理人 |
温利平 |
主权项 |
1.一种数字示波器宽带触发电路,包括选择开关、触发耦合选择模块以及比较器;选择开关对触发源进行选择,输出触发模拟信号,触发耦合选择模块对选择开关输出的触发模拟信号的耦合方式进行选择后输出给比较器,比较器对触发模拟信号整形,产生触发脉冲信号;其特征在于,还包括:一继电器,比较器产生输出的触发脉冲信号为差分触发脉冲信号Q、<img file="FSB00000907388200011.GIF" wi="61" he="55" />通过继电器根据触发模式进行极性选择后输出给高速分频器,其中,极性选择为:上升沿触发模式时,差分触发脉冲信号正向输出端Q、负向输出端<img file="FSB00000907388200012.GIF" wi="36" he="58" />的极性不发生改变,分别作为极性选择后的差分触发脉冲信号正向输出端Q′、负向输出端<img file="FSB00000907388200013.GIF" wi="72" he="56" />下降沿触发模式时,差分触发脉冲信号正向输出端Q、负向输出端<img file="FSB00000907388200014.GIF" wi="36" he="55" />的极性发生改变,分别作为极性选择后的差分触发脉冲信号负向输出端<img file="FSB00000907388200015.GIF" wi="78" he="55" />正向输出端Q′;一高速分频器,用于对比较器产生输出的差分触发脉冲信号Q、<img file="FSB00000907388200016.GIF" wi="62" he="56" />进行分频,分频后的差分触发脉冲信号输入到数字示波器的采集控制系统FPGA,控制采集存储系统正确存储被测信号波形数据,保证每幅波形在触发点同步;选择开关采用高速模拟开关,比较器为高速比较器。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |