一种协助处理动态带宽分配算法的硬件装置及方法

摘要

本发明公开了一种协助处理动态带宽分配算法的硬件装置及方法，硬件装置包括：硬件逻辑模块，寄存器接口控制模块、同步动态RAM控制器模块、FLASH控制器模块、中断处理器模块、通用异步收/发器控制器模块和依次相连的主从通讯模块、主从通讯接口模块、PowerPc CPU模块、处理器总线模块、处理器总线到片上外设总线桥模块、片上外设总线模块；PowerPc CPU模块用于处理和控制硬件逻辑模块采集的数据，通过主从通讯模块与硬件逻辑模块中的主CPU接口相连，完成内嵌CPU和主CPU间的通讯，并通过寄存器接口模块来控制和配置硬件逻辑模块中的寄存器以及动态带宽分配算法的上报和下配。本发明可灵活处理DBA核心算法，且节约了成本。

主权项

一种协助处理动态带宽分配算法的硬件装置，包括：硬件逻辑模块，其特征在于，还包括：寄存器接口控制模块、同步动态RAM控制器模块、FLASH控制器模块、中断处理器模块、通用异步收/发器控制器模块和依次相连的主从通讯模块、主从通讯接口模块、PowerPc CPU模块、处理器总线模块、处理器总线到片上外设总线桥模块、片上外设总线模块；PowerPc CPU模块用于处理和控制硬件逻辑模块采集的数据，同时，PowerPc CPU模块通过主从通讯接口模块连接到主从通讯模块与硬件逻辑模块中的主CPU接口相连，完成内嵌CPU和可编程逻辑阵列外部的主CPU之间的通讯；并通过处理器总线模块连接寄存器接口控制模块来控制和配置硬件逻辑模块中的寄存器以及动态带宽分配算法的上报和下配；中断处理器模块与片上外设总线模块相连，用于读取系统产生的中断，并处理和响应中断事件；通用异步收/发器控制器模块与片上外设总线模块相连，用于完成PowerPc CPU模块与外部串口的异步通讯；同步动态RAM控制器模块与处理器总线模块相连，用于完成系统数据和程序在片外同步动态RAM存储器中的存取；FLASH控制器模块与处理器总线模块相连，用于控制可编程逻辑阵列片外的启动ROM供PowerPc CPU模块的启动。