非易失性半导体存储器件

摘要

本发明提供一种可按标准CMOS工艺制造的非易失性半导体存储器件，提供一种节省存储单元面积的技术。在通过在浮置栅上蓄积电荷而存储数据的非易失性半导体存储器件中，按阵列状排列包含作为读出器件的第一MOS晶体管(38、39)、由作为电容耦合器件的第一电容器(47、48)和作为擦除器件的第二电容器(49、50)构成的位单元(62、63)、以及具有第二MOS晶体管(28、29)和第三MOS晶体管(34、35)的译码器件(61)的存储单元(60)。能使可进行每个位的选择擦除的非易失性存储器阵列化，从而可以大幅度地缩小磁心面积。

主权项

一种非易失性半导体存储器件，其特征在于：呈阵列状排列有存储单元，该存储单元包含作为读出器件的第一MOS晶体管、由作为电容耦合器件的第一电容器和作为擦除器件的第二电容器构成的位单元、以及作为译码器件的第二MOS晶体管和第三MOS晶体管，通过共用上述第一MOS晶体管的栅极和第一电容器、第二电容器的一端而构成浮置栅，上述第一MOS晶体管的源极与源极线相连接，上述第二MOS晶体管与上述第二电容器相连接，且上述第三MOS晶体管与上述第二电容器相连接，将配置在列方向上的第一控制线和配置在行方向上的第二控制线作为输入的逻辑门，与上述第三MOS晶体管的栅极相连接。