包含高速串联缓冲器的存储器系统

摘要

一种存储器系统，包含一个或多个存储器单元，各该存储器单元包含一个或多个存储器装置与并行互连(parallelinterconnect)。该系统亦包含存储器控制器，该存储器控制器可控制该存储器控制器与所述存储器单元之间的数据传输(data transfer)。该存储器系统复包括一个或多个缓冲器单元(buffer unit)，所述缓冲器单元系通过该并行互连连接至所述存储器单元。所述缓冲器单元之每一个系通过分别的串行互连(serial interconnect)连接至该存储器控制器。各缓冲器单元可响应从该存储器控制器接收命令信息(command information)而接收从该存储器控制器通过该分别的串行互连来的数据以及亦将该数据通过该并行互连传送至所述存储器单元。该存储器控制器可复通过依据从所述缓冲器单元所接收的信息调整传送的数据的信号特性，来非对称地控制该存储器控制器与所述缓冲器单元之间的数据传输。

主权项

一种存储器系统(10)，包括：一个或多个存储器单元(110)，每个存储器单元包含一个或多个存储器装置及并行互连(165)；一个或多个缓冲器单元(170)，通过该并行互连(165)连接至该一个或多个存储器单元(110)；以及存储器控制器(100)，通过分别的串行互连(160)连接至该一个或多个缓冲器单元(170)的每一个，并且通过该并行互连(165)连接至该一个或多个存储器单元(110)的每一个；其中，该一个或多个缓冲器单元(170)的每一个响应于从该存储器控制器(100)接收命令信息而通过该分别的串行互连(160)接收来自该存储器控制器(100)的数据，以及将该数据通过该并行互连(165)传送至该一个或多个存储器单元(110)；该串行互连(160)包括对应于该一个或多个缓冲器单元的一个或多个单向循环冗余码(CRC)信号路径；以及其中，该存储器控制器(100)通过依据从该一个或多个缓冲器单元(170)对应于由该存储器控制器通过该分别的串行互连(160)所发送的该数据的循环冗余码(CRC)信息，调整由该存储器控制器(100)传送的数据的信号相位校准，来非对称地控制该存储器控制器(100)与该一个或多个缓冲器单元(170)之间的数据传输。