基于FPGA的激光多普勒雷达信号处理器

摘要

本实用新型公开了一种基于FPGA的激光多普勒雷达信号处理器，涉及雷达信号处理领域。包括ADC采样单元、存储单元和FPGA处理单元。其中FPGA处理单元包括ADC配置模块、存储接口模块、采样数据接收模块、数据输入模块、中频陷波模块、2倍降采样模块、FFT模块、脉冲累积模块、峰值提取和多普勒频率输出模块、控制模块。上电后由FPGA配置ADC，等待外部触发信号，该信号有效后FPGA开始接收ADC采样后的数据，采样数据经由FPGA全部存入存储单元缓存，再从存储单元读入到FPGA进行处理。本实用新型充分利用了FPGA的特点，处理速度快、结构简单，克服了激光多普勒雷达用于测速时的中频干扰和数据量大等问题，有利于控制激光多普勒雷达的成本和复杂度。

主权项

一种基于FPGA的激光多普勒雷达信号处理器，包括ADC采样单元、存储单元和FPGA处理单元；其特征在于：所述的ADC采样单元由一片模数转换器ADC构成，型号为国家半导体公司的ADC12D1000，对输入的模拟信号进行模数转换，输出数字信号到FPGA处理单元；该型号ADC具有十个配置引脚：PDI、PDQ、ECE、DES、TPM、NDM、FSR、CALDLY、CAL、DDRPHASE，这十个引脚都连接到FPGA，由其通过配置总线配置，将ADC配置为两通道分别采样、输出分路模式、满量程输入、上电延迟17ms校准、时钟比数据延迟半周期；所述的存储单元由两片并行的静态存储器SRAM构成，SRAM型号为Cypress公司的CY7C1034DV33；该型号SRAM具有三个控制引脚：CE、WE、OE，这三个引脚连接到FPGA由其通过SRAM控制信号进行控制；所述的FPGA处理单元由一片现场可编程门阵列FPGA构成，采用Xilinx公司的Virtex‑II系列，具体型号为XC2V3000；FPGA处理单元包括以下十个模块：ADC配置模块，输出配置结束信号到控制模块，输出配置总线连接到ADC采样单元；存储接口模块，输入为采样数据接收模块和数据输入模块的数据、地址、SRAM控制信号，输出数据、地址、SRAM控制信号到存储单元；采样数据接收模块，输入为外部采样触发信号、ADC采样后的信号和控制模块的复位信号，输出为缓存写入数据、地址、SRAM控制信号和采样结束信号；数据输入模块，输入为控制模块的使能和复位信号、存储接口模块的缓存 读出数据，输出为地址、SRAM控制信号、数据有效信号和串行数据；中频陷波模块，输入为控制模块的复位信号、数据输入模块的数据有效信号和串行数据，输出为数据有效信号和陷波后数据；2倍降采样模块，输入为控制模块的复位信号、中频陷波模块的数据有效信号和陷波后数据，输出为数据有效信号和降采样后数据；FFT模块，输入为控制模块的复位信号、2倍降采样模块的数据有效信号和降采样后数据，输出为数据有效信号和频谱数据；脉冲累积模块，输入为控制模块的复位信号和累积次数控制信号、FFT模块的数据有效信号和频谱数据，输出为频谱数据；峰值提取和多普勒频率计算模块，输入为控制模块的使能、复位信号和脉冲累积模块的频谱数据；控制模块，输入为ADC配置模块的配置结束信号和采样数据接收模块的采样结束信号，输出为复位信号、使能信号和累积次数控制信号；FPGA内部各模块的连接关系为：ADC配置模块通过配置结束信号连接到控制模块；采样数据接收模块通过采样结束信号和复位信号与控制模块连接，通过缓存写入数据、地址和SRAM控制信号与存储接口模块连接；存储接口模块通过缓存读出数据、地址和SRAM控制信号与数据输入模块连接；数据输入模块通过使能和复位信号与控制模块连接，通过数据有效信号和串行数据与中频陷波模块连接；中频陷波模块通过复位信号与控制模块连接，通过数据有效信号和陷波后数据与2倍降采样模块连接；2倍降采样模块通过复位信号与控制模块连接，通过数据有效信号和降采样后数据与FFT模块连接；FFT模块通过复位信号与控制模块连接，通过数据有效信号和频谱数据与脉冲累积模块连接；脉冲累积模块通过复位信号和累积次数控制信号与控制模块连接， 通过频谱数据与峰值提取和多普勒频率计算模块连接；峰值提取和多普勒频率计算模块通过复位和使能信号与控制模块连接；外部模拟信号连接到ADC采样单元所含的ADC的模拟输入引脚，FPGA的I/O引脚输出的配置总线连接到ADC的各配置引脚，ADC的数字输出引脚连接到FPGA的I/O引脚，外部采样触发信号连接到FPGA的I/O引脚，FPGA的I/O引脚输出的地址和SRAM控制信号分别连接到存储单元所含的SRAM的地址引脚和各控制引脚，FPGA的I/O引脚输入和输出的数据连接到SRAM的数据引脚。