具有同步性能的双路信号高速采集缓存电路

摘要

具有同步性能的双路信号高速采集缓存电路，涉及一种双路信号采集缓存电路。它是为了解决现有的高速数据采集系统中由于单片机处理数据速度低导致采集系统的数据处理速度较低，以及双路信号高速采集的严格同步性较低的问题。其通过单片机、一号A/D转换器、二号A/D转换器、一号比较器、二号比较器、一号异或门、二号异或门、一号D触发器、二号D触发器、一号选择电路、采样时钟源、分频器、二号选择电路、与门、反相器、计数器、十六个一号三态门、二号高速A/D转换器、一号高速A/D转换器、高速SRAM、二号三态门、三号三态门、四号三态门、五号三态门和数据总线的对应连接实现。本实用新型适用于双路信号高速采集并缓存。

主权项

具有同步性能的双路信号高速采集缓存电路，它包括单片机（1），其特征是：它还包括一号A/D转换器（21）、二号A/D转换器（22）、一号比较器（31）、二号比较器（32）、一号异或门（41）、二号异或门（42）、一号D触发器（51）、二号D触发器（52）、一号选择电路（6）、采样时钟源（7）、分频器（8）、二号选择电路（9）、与门（10）、反相器（11）、计数器（12）、十六个一号三态门（13）、二号高速A/D转换器（14）、一号高速A/D转换器（15）、高速SRAM（16）、二号三态门（17）、三号三态门（18）、四号三态门（19）、五号三态门（20）和数据总线（30）；单片机（1）的MODE信号输出端同时与十六个号三态门（13）的控制信号输入端、二号三态门（17）的控制信号输入端、三号三态门（18）的控制信号输入端、四号三态门（19）的控制信号输入端、五号三态门（20）的控制信号输入端和二号选择电路（9）的一号信号输入端连接；单片机（1）的DIN信号输出端同时与一号A/D转换器（21）的DIN信号输入端和二号A/D转换器（22）的DIN信号输入端连接；单片机（1）的CLK信号输出端同时与一号A/D转换器（21）的CLK信号输入端和二号A/D转换器（22）的CLK信号输入端连接；一号A/D转换器（21）的数字信号输出端与一号比较器（31）的数字信号输入端连接；一号比较器（31）的数字信号输出端与一号异或门（41）的数字信号输入端连接；一号A/D转换器（21）的状态信号输出端与一号异或门（41）的状态信号输入端连接；一号异或门（41）的信号输出端与一号D触发器（51）的信号输入端连接；一号D触发器（51）的信号输出端与一号选择电路（6）的一号信号输入端连接；二号A/D转换器（22）的数字信号输出端与二号比较器（32）的数字信号输入端连接；二号比较器（32）的数字信号输出端与二号异或门（42）的数字信号输入端连接；二号A/D转换器（22）的状态信号输出端与二号异或门（42）的状态信号输入端连接；二号异或门（42）的信号输出端与二号D触发器（52）的信号输入端连接；二号D触发器（53）的信号输出端与一号选择电路（6）的二号信号输入端连接；单片机（1）的一号CLR信号输出端同时与一号D触发器（51）的CLR信号输入端和二号D触发器（52）的CLR信号输入端连接；一号选择电路（6）的数字量信号输入端同时与一号A/D转换器（21）的数字量信号输出端和二号A/D转换器（22）的数字量信号输出端连接；一号选择电路（6）的信号输出端与与门（10）的一号信号输入端连接；单片机（1）的数据输出或输入口通过数据总线（30）与高速SRAM（16）的数据输入或输出端连接；单片机（1）的二号CLR信号输出端与计数器（12）的CLR信号输入端连接；计数器（12）的计数器信号输出端与反相器（11）的输入端连接；反相器（11）的输出端同时与单片机（1）的计数器信号输入端和与门（10）的二号信号输入端连接；采样时钟源（7）的时钟信号输出端与分频器（8）的时钟信号输入端连接；单片机（1）的分频控制信号输出端与分频器（8）的分频控制信号输入端连接；所述分频器（8）的分频信号输出端同时与二号选择电路（9）的分频器信号输入端、一号高速A/D转换器（14）的CLK信号输入端和二号高速A/D转换器（15）的CLK信号输入端连接；单片机（1）的选择控制信号输出端同时与二号选择电路（9）的选择控制信号输入端和五号三态门（20）的信号输入端连接；五号三态门（20）的信号输出端同时与四号三态门（19）的信号输出端和高速SRAM（16）的读信号输入端连接；二号选择电路（9）的信号输出端与与门（10）的三号信号输入端连接；与门（10）的输出端同时与计数器（12）的CP信号输入端和三号三态门（18）的信号输出端连接；所述三号三态门（18）的信号输出端同时与二号三态门（17）的信号输入端和高速SRAM（16）的写信号输入端连接；计数器（12）的模拟信号输出端与高速SRAM（16）的模拟信号输入端连接；一号高速A/D转换器（15）的八个数据信号输出端分别通过八个一号三态门（13）接入数据总线（30）；二号高速A/D转换器（14）的八个数据信号输出端分别通过八个一号三态门（13）接入数据总线（30）；一号高速A/D转换器（15）的外部信号输入端和一号高速A/D转换器（15）的外部信号输入端分别作为双路信号x1(t)和x2(t)的输入端。