基于FPGA和SDRAM的高清数字视频帧同步的系统

摘要

一种基于FPGA和SDRAM的高清数字视频帧同步的系统，其特征在于：建立在FPGA的基础上，包括音频解串模块，输入同步控制模块，SDRAM控制器模块，输出同步控制模块，加嵌输出模块；其中所述的音频解串模块、输入同步控制模块、SDRAM控制器模块、输出同步控制模块、加嵌输出模块依次串联，SDRAM控制器模块同时还与SDRAM连接；视频图像以帧为单位依次存储到SDRAM的存储单元，在存储了预定数量的视频帧图像后，按照指定的同步信号从SDRAM中依次读出帧图像并显示；本发明兼具低成本和通用性好的特点。

主权项

一种基于FPGA和SDRAM的高清数字视频帧同步的系统，包括音频解串模块（1），输入同步控制模块（2），SDRAM控制器模块（3），输出同步控制模块（4），加嵌输出模块（5）；视频图像以帧为单位依次存储到SDRAM的存储单元，在存储了预定数量的视频帧图像后，按照指定的同步信号从SDRAM中依次读出帧图像并显示；其特征在于：所述的音频解串模块（1），将输入的串行数字音频解串成24bit并行数据，音频数据单独进行帧同步、延时操作；所述的输入同步模块（2），内建两个行缓冲FIFO，采用乒乓操作，将输入视频用两个FIFO分时缓存两行视频数据，将位宽由20bit扩展为64bit，60bit存储视频，4bit存储音频，分开处理视频与音频；所述的SDRAM控制器模块（3），核心部分是一个SDRAM命令状态机，控制对SDRAM的访问，位宽为60bit的SDRAM中同时保存四帧视频，对连续四帧视频进行操作处理；所述的SDRAM控制器模块（3）输出端连接到输出同步控制模块（4）；所述的输出同步控制模块（4）输出端连接到加嵌输出模块（5）；所述的加嵌输出模块（5），根据系统同步信号，将从SDRAM中读出的视频加嵌输出，FPGA完成加嵌操作。