发明名称 |
一种横向高压功率半导体器件的结终端结构 |
摘要 |
一种横向高压功率半导体器件的结终端结构,属于半导体功率器件技术领域。通过将横向高压功率半导体器件的曲率终端部分的N型漂移区长度缩短,使得N型漂移区与P-well区间隔一定距离,间隔部分以P型衬底代替,相当于引入P型衬底的附加电荷,使得原来的P-well区与N型漂移区构成的pn结处的电场峰值降低,同时在P型衬底与N型漂移区构成的pn结处引入新的电场峰值,而且增大了曲率终端的曲率半径,避免电力线的过于集中,提高器件的击穿电压。其中N型漂移区表面还可与表面RESURF结构或超结结构相结合。本发明可以减小器件曲率终端的宽度,节约器件版图面积,并且与CMOS工艺相兼容,利用本发明可制作性能优良的高压、高速、低导通损耗的横向高压功率器件。 |
申请公布号 |
CN102244092B |
申请公布日期 |
2013.01.09 |
申请号 |
CN201110166312.6 |
申请日期 |
2011.06.20 |
申请人 |
电子科技大学 |
发明人 |
乔明;温恒娟;胡曦;王猛;庄翔;周锌;何逸涛 |
分类号 |
H01L29/06(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L29/06(2006.01)I |
代理机构 |
电子科技大学专利中心 51203 |
代理人 |
葛启函 |
主权项 |
一种横向高压功率半导体器件的结终端结构,包括直线结终端结构和曲率结终端结构;所述直线结终端结构与横向高压功率半导体器件有源区结构相同,包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P‑well区(6)、源极N+接触区(7)、源极P+接触区(8);P‑well区(6)与N型漂移区(2)位于P型衬底(3)的上层,其中P‑well区(6)位于中间,两边是N型漂移区(2),且P‑well区(6)与N型漂移区(2)相连;N型漂移区(2)中远离P‑well区(6)的两侧是漏极N+接触区(1),P‑well区(6)的上层具有与金属化源极相连的源极N+接触区(7)和源极P+接触区(8),其中源极P+接触区(8)位于中间,源极N+接触区(7)位于源极P+接触区(8)两侧;源极N+接触区(7)与N型漂移区(2)之间的P‑well区(6)表面是栅氧化层(5),栅氧化层(5)的表面是栅极多晶硅(4);所述曲率结终端结构包括漏极N+接触区(1)、N型漂移区(2)、P型衬底(3)、栅极多晶硅(4)、栅氧化层(5)、P‑well区(6)、源极P+接触区(8);P‑well区(6)表面是栅氧化层(5),栅氧化层(5)的表面是栅极多晶硅(4);曲率结终端结构中的N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)和栅氧化层(5)分别与直线结终端结构中的N+接触区(1)、N型漂移区(2)、栅极多晶硅(4)和栅氧化层(5)相连并形成环形结构;其中,曲率结终端结构中的环形N+接触区(1)包围环形N型漂移区(2),曲率结终端结构中的环形N型漂移区(2)包围环形栅极多晶硅(4)和环形栅氧化层(5);与“直线结终端结构中的P‑well区(6)与N型漂移区(2)相连”不同的是,曲率结终端结构中的P‑well区(6)与N型漂移区(2)不相连且相互间距为LP。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |